電子元件內(nèi)置基板的制作方法
電子元件內(nèi)置基板的制作方法
【專利摘要】本發(fā)明提供一種電子元件內(nèi)置基板，其即使在將2個以上的電子元件收裝在1個空腔部內(nèi)的情況下，也能夠使配置在空腔部內(nèi)的各電子元件具有較高的配置自由度，另外，還能夠抑制收裝在空腔部內(nèi)的各電子元件的相互干擾。電子元件內(nèi)置基板具有基層、絕緣層、多個電子元件?；鶎泳哂校夯鶎硬?；空腔部，其形成在基層上，具有絕緣材。絕緣層具有接地線和信號線，在基層上形成。多個電子元件分別具有第1端子和第2端子，且收裝在空腔部內(nèi)，其中，第1端子形成在多個電子元件的一端部上，與接地線相連接，第2端子形成在多個電子元件的另一端部上，與信號線相連接，多個電子元件至少配置為如下配置中的一個：各第1端子相對的配置、各第2端子相對的配置。
【專利說明】電子元件內(nèi)置基板
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種基層的空腔部內(nèi)收裝（內(nèi)置）有電子元件的電子元件內(nèi)置基板(封 裝基板)，尤其是涉及一種1個空腔部內(nèi)收裝有多個電子元件的電子元件內(nèi)置基板。
【背景技術(shù)】
[0002] 基層的空腔部內(nèi)收裝有電子元件的電子元件內(nèi)置基板具有：基層，其具有基層材 和貫穿該基層材而形成的空腔部；電子元件，其收裝在空腔部內(nèi)；絕緣材，其被填充在空腔 部和電子元件之間的間隙中；絕緣層，其設(shè)置在基層上，其中含有接地線、信號線等，收裝在 空腔部內(nèi)的電子元件與這些配線相連接。
[0003] 在現(xiàn)有的電子元件內(nèi)置基板中，一般在1個空腔部內(nèi)收裝1個電子元件，但是，最 近人們嘗試著在1個空腔部內(nèi)收裝多個電子元件，以減少安裝在電子元件內(nèi)置基板的表面 上的電子元件的數(shù)量。
[0004] 例如，在下述專利文獻1中公開有如下內(nèi)容，即，將多個電容器的外部電極連接在 一起使它們形成為一體而構(gòu)成電容器單元，將該電容器單元收裝在基板的空腔部內(nèi)。但是， 在收裝前必須預(yù)先制作出該電容器單元，因而較為麻煩。而且，當改變空腔部內(nèi)的電容器單 元的配置時，構(gòu)成該電容器單元的所有的電容器的配置都會發(fā)生改變，因此，與分別對電容 器元件進行收裝的情況相比，配置自由度(位置和朝向的自由度)較低。另外，在下述專利文 獻2中公開有如下內(nèi)容，S卩，將多個有源部件、無源部件或者有源部件和無源部件收裝在支 承體的凹部內(nèi)。但是，由于并未考慮到收裝部件的朝向和位置，因而相鄰部件間可能會出現(xiàn) 串擾（cross talk)等相互干擾的情況。
[0005]【專利文獻1】日本發(fā)明專利公開公報特開2009-081183號 [0006]【專利文獻2】日本發(fā)明專利公開公報特開2006-129448號
【發(fā)明內(nèi)容】
[0007] 鑒于上述情況，本發(fā)明的目的在于，提供一種電子元件內(nèi)置基板，其即使在將多個 電子元件收裝在1個空腔部內(nèi)的情況下，也能夠使配置在空腔部內(nèi)的各電子元件具有較高 的配置自由度，另外，還能夠抑制收裝在空腔部內(nèi)的各電子元件間的相互干擾。
[0008] 為達成上述目的，本發(fā)明的一個技術(shù)方案所涉及的電子元件內(nèi)置基板具有基層、 絕緣層、多個電子元件。
[0009] 上述基層具有：基層材；空腔部，其形成在上述基層材上，具有絕緣材。
[0010] 上述絕緣層具有接地線和信號線，該絕緣層形成在上述基層上，
[0011] 上述多個電子元件收裝在上述空腔部內(nèi)，且分別具有第1端子和第2端子，其中， 第1端子形成在該多個電子元件的一端部上，與接地線相連接，第2端子形成在該多個電子 元件的另一端部上，與信號線相連接。另外，上述多個電子元件配置為，使得它們的上述第 1端子相對配置以及/或者它們的上述第2端子相對配置。
[0012] 另外，本發(fā)明所述的電子元件內(nèi)置基板具有：基層，其具有空腔部；電子元件，其 收裝在空腔部內(nèi)；絕緣材，其被填充到上述空腔部和上述電子元件之間的間隙中；絕緣層， 其設(shè)置在上述基層的至少厚度方向上的一表面上；配線，其設(shè)置在上述絕緣層內(nèi)，收裝在上 述空腔部內(nèi)的電子元件與上述配線相連接。上述電子元件具有：第1端子，其形成在電子元 件的相對的兩端部中的一方上，作為接地電位側(cè)端子使用；第2端子，其形成在電子元件的 相對的兩端部中的另一方上，作為信號電位側(cè)端子使用，對于上述空腔部，1個空腔部內(nèi)收 裝2個以上的電子元件，收裝在1個上述空腔部內(nèi)的2個以上的電子元件配置為：作為接地 電位側(cè)端子的上述第1端子以非接觸的方式相對配置，以及/或者，作為信號電位側(cè)端子的 上述第2端子以非接觸的方式相對配置。
[0013] 【發(fā)明效果】
[0014] 根據(jù)本發(fā)明，能夠提供一種電子元件內(nèi)置基板，其即使在將多個電子元件收裝在1 個空腔部內(nèi)的情況下，也能夠使配置在空腔部內(nèi)的各電子元件具有較高的配置自由度，另 夕卜，還能夠抑制收裝在空腔部內(nèi)的各電子元件間的相互干擾。
【專利附圖】
【附圖說明】
[0015] 圖1是表示本發(fā)明的作為第1實施例的電子元件內(nèi)置基板中的電子元件的配置的 橫剖視圖。
[0016] 圖2是表示具有圖1所示配置的電子元件內(nèi)置基板的結(jié)構(gòu)例的縱剖視圖。
[0017] 圖3是表示具有圖1所示配置的電子元件內(nèi)置基板的另一個結(jié)構(gòu)例的縱剖視圖。
[0018] 圖4是表示本發(fā)明的作為第2實施例的電子元件內(nèi)置基板中的電子元件的配置的 橫剖視圖。
[0019] 圖5是表示具有圖4所示配置的電子元件內(nèi)置基板的結(jié)構(gòu)例的縱剖視圖。
[0020] 圖6是表示具有圖4所示配置的電子元件內(nèi)置基板的另一個結(jié)構(gòu)例的縱剖視圖。
[0021] 圖7是表示本發(fā)明的作為第3實施例的電子元件內(nèi)置基板中的電子元件的配置的 橫剖視圖。
[0022] 圖8是表示具有圖7所示配置的電子元件內(nèi)置基板的結(jié)構(gòu)例的縱剖視圖。
[0023] 圖9是表示本發(fā)明的作為第4實施例的電子元件內(nèi)置基板中的電子元件的配置的 橫剖視圖。
[0024] 圖10是表示具有圖9所示配置的電子元件內(nèi)置基板的結(jié)構(gòu)例的縱剖視圖。
[0025] 圖11是表示本發(fā)明的作為第5實施例的電子元件內(nèi)置基板中的電子元件的配置 的橫剖視圖。
[0026] 圖12是表示具有圖11所示配置的電子元件內(nèi)置基板的結(jié)構(gòu)例的縱剖視圖。
[0027] 圖13是表示具有圖11所示配置的電子元件內(nèi)置基板的另一個結(jié)構(gòu)例的縱剖視 圖。
[0028] 圖14是表示本發(fā)明的作為第6實施例的電子元件內(nèi)置基板中的電子元件的配置 的橫剖視圖。
[0029] 圖15是表示具有圖14所示配置的電子元件內(nèi)置基板的結(jié)構(gòu)例的縱剖視圖。
[0030] 【附圖標記說明】
[0031 ] 11 :基層；1 la :空腔部；1 lb :基層材；P1?P4 :電子兀件；tl:第1端子；t2:第2 端子；til :第1端子的端面；tl2 :第1端子的側(cè)表面；t21 :第2端子的端面；t22 :第2端 子的側(cè)表面；12 :絕緣材；13 :絕緣層；14 :信號線；15 :接地線；17 :絕緣層；18 :信號線；19 : 接地線。
【具體實施方式】
[0032] 本發(fā)明的一個實施方式所涉及的電子元件內(nèi)置基板具有：基層、絕緣層、多個電子 元件。
[0033] 上述基層具有：基層材；空腔部，其形成于上述基層材上，具有絕緣材。
[0034] 上述絕緣層接地線和信號線，在上述基層上形成。
[0035] 上述多個電子元件分別具有第1端子和第2端子，且收裝在上述空腔部內(nèi)，其中， 第1端子形成在該多個電子元件的一端部上，與上述接地線相連接；第2端子形成在該多個 電子元件的另一端部上，與上述信號線相連接。另外，上述多個電子元件配置為：使得它們 的上述第1端子相對配置以及/或者它們的上述第2端子相對配置。
[0036] 采用上述電子元件內(nèi)置基板時，由于多個電子元件分別配置在空腔部內(nèi)，因而能 夠提高該多個電子元件的配置的自由度。另外，由于多個電子元件的同種類的端子相對配 置，因而與多個電子元件配置為接地電位側(cè)的第1端子和信號電位側(cè)的第2端子相對的情 況相比，能夠抑制各電子元件間出現(xiàn)串擾等相互干擾的情況。
[0037] 上述多個電子元件可以配置為：各上述第1端子隔著上述絕緣材相對，各上述第2 端子和上述基層材隔著上述絕緣材相對。
[0038] 根據(jù)上述結(jié)構(gòu)，由于接地電位側(cè)的各第1端子相對，因而能夠縮短多個電子元件 的各第1端子間的距離而配置。從而能夠縮短空腔部在這些電子元件相對的方向上的長 度，減小空腔部的橫截面面積，實現(xiàn)電子元件內(nèi)置基板的小型化。還有，由于第2端子和基 層材隔著絕緣材配置，因而能夠防止兩者間出現(xiàn)電磁干擾。
[0039] 在這種情況下，上述基層材由導(dǎo)電體構(gòu)成，被設(shè)定在接地電位，
[0040] 各上述第2端子和上述基層材之間可以以比上述第1端子間距離大的距離相對。
[0041] 根據(jù)上述結(jié)構(gòu)，即使在電子元件內(nèi)置基板的制作過程等中各電子元件的位置稍微 有些偏移，也能夠防止信號電位側(cè)的第2端子和被設(shè)定在接地電位的基層材相接觸。從而 能夠防止這兩者之間出現(xiàn)電磁干擾，防止多個電子元件出現(xiàn)故障等。還有，由于能夠相對縮 短各第1端子間的距離，因而不僅能夠防止各第1端子間出現(xiàn)電磁干擾，還能夠?qū)崿F(xiàn)電子元 件內(nèi)置基板的小型化。
[0042] 或者，上述多個電子元件可以配置為：它們的上述多個第2端子間隔著上述絕緣 材相對，并且，它們的上述第1端子隔著上述絕緣材與上述基層材相對。
[0043] 根據(jù)上述結(jié)構(gòu)，由于信號電位側(cè)的各第2端子相對，因而與各電子元件配置為接 地電位側(cè)的第1端子和信號電位側(cè)的第2端子相對的情況相比，能夠抑制各電子元件間出 現(xiàn)串擾等相互干擾的情況。
[0044] 在這種情況下，上述基層材由導(dǎo)電體構(gòu)成，被設(shè)定在接地電位，
[0045] 各上述第2端子之間可以以比各上述第1端子和上述基層材之間距離大的距離相 對。
[0046] 根據(jù)上述結(jié)構(gòu)，即使在電子元件內(nèi)置基板的制作過程等中各電子元件的位置稍微 有些偏移，也能夠防止信號電位側(cè)的各第2端子相互接觸。從而防止各信號電位側(cè)的各第 2端子間出現(xiàn)電磁干擾，防止多個電子元件出現(xiàn)故障等。還有，由于能夠相對縮短接地電位 側(cè)的各第1端子和被設(shè)定在接地電位的基層材間的距離，因而不僅能夠防止這兩者之間出 現(xiàn)電磁干擾，還能夠?qū)崿F(xiàn)電子元件內(nèi)置基板的小型化。
[0047] 另外，上述第1端子和上述第2端子分別具有端面和與上述端面相連接的側(cè)表面，
[0048] 上述多個電子元件可以配置為：它們的上述第1端子的側(cè)表面之間隔著上述絕緣 材相對，并且，它們的上述第2端子的側(cè)表面之間隔著上述絕緣材相對，
[0049] 所述側(cè)表面相對的多個第2端子可以相連接。
[0050] 根據(jù)上述結(jié)構(gòu)，在將多個電子元件并聯(lián)時，能夠使該多個電子元件相鄰配置，因而 能夠減小空腔部的橫截面面積，實現(xiàn)電子元件內(nèi)置基板的小型化。
[0051] 在這種情況下，上述基層材由導(dǎo)電體構(gòu)成，被設(shè)定在接地電位，
[0052] 上述多個電子元件配置為：它們的上述第1端子的端面分別與上述基層材相對， 并且，它們的上述第2端子的端面分別與上述基層材相對，
[0053] 上述多個第2端子和上述基層材之間可以以比上述多個第1端子和上述基層材之 間距離大的距離相對。
[0054] 根據(jù)上述結(jié)構(gòu)，即使在電子元件內(nèi)置基板的制作過程等中各電子元件的位置稍微 有些偏移，也能夠防止信號電位側(cè)的第2端子和上述基層材相接觸。從而能夠防止這兩者 之間出現(xiàn)電磁干擾，防止多個電子元件出現(xiàn)故障等。還有，由于能夠相對縮短各第1端子間 的距離，因而不僅能夠防止各第1端子間出現(xiàn)電磁干擾，還能夠?qū)崿F(xiàn)電子元件內(nèi)置基板的 小型化。
[0055] 或者，上述多個電子元件可以形成多個組，該多個組分別包括上述各第2端子相 連接的多個電子元件，
[0056] 上述多個組可以配置為，使組間的電子元件的上述第1端子的端面相對。
[0057] 因此，這能夠使并聯(lián)的多個電子元件的各組隔著接地電位側(cè)的第1端子相對，且 使這些組相鄰配置。因此，即使在1個空腔部內(nèi)配置有多個電子元件的情況下，也能夠減小 空腔部的橫截面面積，實現(xiàn)電子元件內(nèi)置基板的小型化。
[0058] 另外，上述多個電子元件中的2個電子元件在一個坐標軸方向上相對配置，
[0059] 上述2個電子元件的各上述第1端子和各上述第2端子可以配置在平行于上述一 個坐標軸方向的直線上。
[0060] 根據(jù)上述結(jié)構(gòu)，能夠縮短空腔部的一個坐標軸方向上的長度。從而能夠減小空腔 部的橫截面面積，實現(xiàn)電子元件內(nèi)置基板的小型化。
[0061] 上述多個電子元件中的2個電子元件在一個坐標軸方向上相對配置，
[0062] 上述2個電子元件的各上述第1端子和各上述第2端子可以配置在沿垂直于上述 一個坐標軸方向的直線配置。
[0063] 根據(jù)上述結(jié)構(gòu)，這能夠使各第1端子的側(cè)表面在一個坐標軸方向上相對配置，以 及使各第2端子的側(cè)表面在一個坐標軸方向上相對配置。從而縮短空腔部的與一個坐標軸 方向垂直的方向上的長度，減小該空腔部的橫截面的面積，實現(xiàn)電子元件內(nèi)置基板的小型 化。
[0064] 上述多個電子元件中的1個電子元件的上述第1端子和上述第2端子沿一個坐標 軸方向呈直線狀配置，
[0065] 上述多個電子元件中的其他電子元件中的上述第1端子和上述第2端子可以配置 在沿垂直于上述一個坐標軸方向的直線配置。
[0066] 根據(jù)上述結(jié)構(gòu)，能夠配合構(gòu)成多個電子元件的輪廓來設(shè)定空腔部的形狀。從而能 夠進一步減小空腔部的橫截面面積，實現(xiàn)電子元件內(nèi)置基板的小型化。
[0067] 下面，參照【專利附圖】
【附圖說明】本發(fā)明的實施方式。
[0068] 【第1實施方式（圖1?圖3)】
[0069] 圖1是表示本發(fā)明的作為第1實施例的電子元件內(nèi)置基板中的電子元件的配置的 橫剖視圖，圖2是表示具有圖1所示配置的電子元件內(nèi)置基板的結(jié)構(gòu)例的縱剖視圖，圖3是 表示具有圖1所示配置的電子元件內(nèi)置基板的另一個結(jié)構(gòu)例的縱剖視圖。另外，圖1相當 于沿圖2和圖3的A-A線剖切而成的剖視圖。另外，圖1?圖16中的X軸方向、Y軸方向 及Z軸方向表7^分別垂直的3個(坐標）軸方向，X軸方向和Y軸方向表7^水平方向，Z軸方 向表示厚度方向（上下方向）。如圖1?圖3所示，本實施方式的電子元件內(nèi)置基板具有：基 層11，其具有基層材(構(gòu)成基層的材料）lib和空腔部11a ;絕緣層13、17,其分別形成在基 層11上；2個電子元件P1、P2,其收裝在空腔部11a內(nèi)。
[0070] 絕緣層13中具有信號線14和接地線15,該絕緣層13設(shè)置在基層11的上表面上。 信號線14和接地線15分別形成為配置在絕緣層13內(nèi)的一個配線層。在絕緣層13的上表 面上設(shè)置有與信號線14相連接的接線端(觸點）16。
[0071] 與絕緣層13相同，絕緣層17中具有信號線18和接地線19,該絕緣層17設(shè)置在基 層11的下表面上。信號線18和接地線19分別形成為配置在絕緣層17內(nèi)的一個配線層。 在絕緣層17的下表面上設(shè)置有與信號線18相連接的接線端20。
[0072] 絕緣層13、17的厚度例如為30?90 μ m。另外，信號線14、信號線18、接地線15、 接地線19、接線端16及接線端20由銅或銅合金等金屬構(gòu)成，各自的厚度例如為5?25 μ m。
[0073] 基層材lib由銅或銅合金等導(dǎo)電體構(gòu)成，其厚度例如為100?400 μ m?；鶎硬膌ib 與接地線19相連接，其電位設(shè)定在接地電位?？涨徊?1a的橫截面形狀大致呈矩形，該空 腔部11a在Z軸方向（厚度方向)上貫穿基層材lib形成?？涨徊?1a包括被填充到基層材 lib的內(nèi)側(cè)表面和各電子元件P1、P2之間的間隙中的絕緣材12。絕緣材12和各絕緣層13、 17由環(huán)氧樹脂、聚酰亞胺、雙馬來酰亞胺三嗪樹脂、通過使這些樹脂含有由二氧化硅等構(gòu)成 的補強填料而形成的樹脂等合成樹脂(不僅可以使用熱硬化性樹脂還可以使用熱可塑性樹 脂）構(gòu)成。
[0074] 各電子元件P1、P2大致呈長方體形狀，在本實施方式中，其一端部和另一端部位 于平行于X軸方向的一條直線上。各電子元件PI、P2分別具有：第1端子tl，其分別形成 在電子元件PI、P2的一端部上，與接地線15相連接；第2端子t2,其分別形成在電子元件 PI、P2的另一端部上，與信號線14相連接。即，第1端子tl作為接地電位側(cè)端子使用，第 2端子t2作為信號電位側(cè)端子使用。電子元件P1、P2例如可以為電容器、電感器、電阻器、 濾波器等電子元件，此外，可以為相同種類的電子元件的組合，也可以為不同種類的電子元 件的組合。
[0075] 如圖1所示，各第1端子tl分別具有端面til和側(cè)表面tl2。端面til為各電子 元件P1、P2的一端部上的端面，側(cè)表面tl2可以為與端面til相連接且與之大致垂直的面。 同樣，各第2端子t2也分別具有端面t21和側(cè)表面t22。端面t21為各電子元件P1、P2的 一端部上的端面，側(cè)表面t22可以為與端面t21相連接且與之大致垂直的面。
[0076] 如圖1所示，2個電子元件P1、P2配置為：兩個第1端子tl在X軸方向（一個坐標 軸方向）上相對，第1端子tl和第2端子t2配置在平行于X軸方向的一條直線上。即，2 個電子元件P1、P2的第1端子tl的端面til之間隔著絕緣材12以距離CL1相對。另外，2 個電子元件P1、P2的第2端子t2的端面t21隔著絕緣材12以大于距離CL1的距離CL2與 基層材lib (空腔部11a的內(nèi)壁)相對。還有，第1端子tl和第2端子t2的各側(cè)表面tl2、 t22隔著絕緣材12以大于距離CL1的距離(無附圖標記表示)與基層材lib (空腔部11a的 內(nèi)壁）相對。另外，在下面的記載中，"與基層材lib相對"是指與基層材lib的內(nèi)側(cè)表面相 對。
[0077] 在圖2所示的結(jié)構(gòu)例中，各電子元件PI、P2的第1端子tl分別通過導(dǎo)通孔 (through hole,金屬化孔)15a與共用的接地線15相連接。另外，電子元件P1的第2端子 t2通過導(dǎo)通孔14a與一個信號線14 (圖2中的紙面左側(cè)的)相連接，電子元件P2的第2端 子t2通過導(dǎo)通孔14a與另一個信號線14 (圖2中的紙面右側(cè)的信號線）相連接。各信號 線14分別通過導(dǎo)通孔16a與各自相對應(yīng)的接線端16相連接。
[0078] S卩，在圖2所示的結(jié)構(gòu)例中，2個電子元件PI、P2的第1端子tl的電位設(shè)定在接 地電位(例如0V)。另外，可以從各自相對應(yīng)的接線端16分別向2個電子元件PI、P2的第 2端子t2輸入信號。具體來講，除可以向各電子元件PI、P2的第2端子t2輸入不同電位 (例如+3V、+5V或-3V)的信號外，還可以輸入相同電位(例如+3V、+5V或-3V)的信號。這 里所說的信號包括模擬信號和數(shù)字信號。
[0079] 作為另一個結(jié)構(gòu)例，如圖3所示，各電子元件PI、P2的第1端子tl分別通過導(dǎo)通 孔15a與共用的接地線15相連接。另外，電子元件P1的第2端子t2通過導(dǎo)通孔14a與一 個信號線14 (圖3中紙面左側(cè)的）相連接，電子元件P2的第2端子t2通過導(dǎo)通孔14a與 另一個信號線14 (圖3中紙面右側(cè)的）相連接。還有，各信號線14分別通過導(dǎo)通孔16a與 共用的接線端16相連接。
[0080] B卩，在圖3所示的結(jié)構(gòu)例中，2個電子元件P1、P2的作為接地電位側(cè)端子的第1端 子tl的電位為接地電位(例如0V)，從共用的接線端16可以向2個電子元件PI、P2的第2 端子t2輸入信號。具體來講，可以向各電子元件P1、P2的第2端子t2中輸入相同電位(例 如+3V、+5V或-3V)的信號。這里的信號包括模擬信號和數(shù)字信號。
[0081] 采用本實施方式中的電子元件內(nèi)置基板能夠得到如下效果。
[0082] (al)由于2個電子元件P1、P2分別(獨立地）被收裝在1個空腔部11a內(nèi)，因而能 夠使配置在空腔部11a內(nèi)的各電子元件PI、P2具有較高的配置自由度(位置和朝向的自由 度)。另外，收裝在空腔部11a內(nèi)的2個電子元件PI、P2配置為，使作為接地電位側(cè)端子的 兩個第1端子tl以非接觸的方式相對。因此，與各電子元件P1、P2配置為使作為接地電位 側(cè)端子的第1端子tl和作為信號電位側(cè)端子的第2端子t2相對的情況相比，能夠抑制電 子元件P1、P2間出現(xiàn)串擾等相互干擾的情況。
[0083] (a2)由于2個電子元件PI、P2的作為接地電位側(cè)端子的第1端子tl相對，因而 能夠極大地縮短第1端子tl間的距離CL1，能夠縮短腔部11a在X軸方向上的空長度。從 而減小空腔部11a的橫截面的面積。實現(xiàn)電子元件內(nèi)置基板的小型化。
[0084] (a3)由于2個電子元件P1、P2的作為信號電位側(cè)端子的各第2端子t2分別以大 于上述距離CL1的距離CL2等與基層材lib (空腔部11a的內(nèi)壁）相對，所以，即使在電子 元件內(nèi)置基板的制作過程中各電子元件PI、P2的位置稍微有些偏移，也能夠避免各電子元 件P1、P2的第2端子t2與處于接地電位的基層材lib相接觸。因此，能夠防止因第2端子 t2和基層材lib的接觸而引起的電磁干擾，能夠防止電子元件PI、P2出現(xiàn)故障等。還有， 即使第1端子tl之間相接觸或者相接近，由于第1端子tl都是處于接地電位的，因而它們 之間也不會產(chǎn)生電磁干擾。從而能夠防止電子元件P1、P2出現(xiàn)故障等。
[0085] (a4)連接各電子元件PI、P2的第1端子tl和第2端子t2的直線與X軸方向平 行，該電子元件P1、P2沿X軸方向大致呈直線配置，因而能夠縮短空腔部11a的Y軸方向上 的長度。從而能夠進一步減小空腔部11a的橫截面的面積，實現(xiàn)電子元件內(nèi)置基板的小型 化。
[0086] (a5)在圖2所示的結(jié)構(gòu)例中具有如下配線結(jié)構(gòu)：在與各電子元件P1、P2的第2端 子t2相連接的2個信號線14之間配置有接地線15。因此，在相同結(jié)構(gòu)例中，能夠抑制在向 各第2端子t2分別輸入不同電位或相同電位的信號時，這2個信號線14間產(chǎn)生噪音以及 干擾。
[0087] 【第2實施方式（圖4?圖6)】
[0088] 圖4是表示本發(fā)明的作為第2實施例的電子元件內(nèi)置基板中的電子元件的配置的 橫剖視圖，圖5是表示具有圖4所示配置的電子元件內(nèi)置基板的結(jié)構(gòu)例的縱剖視圖，圖6是 表示具有圖4所示配置的電子元件內(nèi)置基板的另一個結(jié)構(gòu)例的縱剖視圖。另外，圖4相當 于沿圖5和圖6中的B-B線剖切而成的剖視圖。
[0089] 如圖4?圖6所不，本實施方式的電子兀件內(nèi)置基板具有：基層11，其具有基層材 lib和空腔部11a ;絕緣層13、17,其分別形成在基層11上；2個電子元件PI、P2,其收裝在 空腔部11a內(nèi)。
[0090] 絕緣層13中具有信號線14和接地線15,該絕緣層13設(shè)置在基層11的上表面上。 信號線14和接地線15分別形成為配置在絕緣層13內(nèi)的一個配線層。在絕緣層13的上表 面設(shè)置有與信號線14相連接的接線端16。
[0091] 與絕緣層13相同，絕緣層17中具有信號線18和接地線19,該絕緣層17設(shè)置在基 層11的下表面上。信號線18和接地線19分別形成為配置在絕緣層17內(nèi)的一個配線層。 在絕緣層17的下表面上設(shè)置有與信號線18相連接的接線端20。
[0092] 絕緣層13和絕緣層17的厚度例如為30?90 μ m。另外，信號線14、信號線18、 接地線15、接地線19、接線端16及接線端20由銅或銅合金等金屬構(gòu)成，各自的厚度例如為 5 ?25 μ m〇
[0093] 基層材lib由銅或銅合金等導(dǎo)電體構(gòu)成，其厚度例如為100?400 μ m?；鶎硬膌ib 與接地線19相連接，被設(shè)定在接地電位。空腔部11a的橫截面大致呈矩形，該空腔部11a在 Z軸方向（厚度方向）上貫穿基層材lib而形成?？涨徊?1a包括被填充到基層材lib的內(nèi) 側(cè)表面和各電子元件P1、P2之間的間隙中的絕緣材12。絕緣材12和各絕緣層13、17由環(huán) 氧樹脂、聚酰亞胺、雙馬來酰亞胺三嗪樹脂、通過使這些樹脂含有由二氧化硅等構(gòu)成的補強 填料而形成的樹脂等合成樹脂(不僅可以使用熱硬化性樹脂還可以使用熱可塑性樹脂）構(gòu) 成。
[0094] 各電子元件P1、P2大致呈長方體形狀，在本實施方式中，其一端部和另一端部位 于平行于X軸方向的一條直線上。各電子元件PI、P2具有：第1端子tl，其分別形成在電 子元件PI、P2的一端部上，與接地線15相連接；第2端子t2,其分別形成在電子元件P1、 P2的另一端部上，與信號線14相連接。即，第1端子tl作為接地電位側(cè)端子使用，第2端 子t2作為信號電位側(cè)端子使用。各電子元件P1、P2例如可以為電容器、電感器、電阻器、濾 波器等電子元件，另外，可以為相同種類的電子元件的組合，也可以為不同種類的電子元件 的組合。
[0095] 如圖4所示，各第1端子tl分別具有端面til和側(cè)表面tl2。端面til為各電子 元件P1、P2的一端部上的端面，側(cè)表面tl2可以為與端面til相連接且與之大致垂直的面。 同樣，各第2端子t2也分別具有端面t21和側(cè)表面t22。端面t21為各電子元件P1、P2的 一端部上的端面，側(cè)表面t22可以為與端面t21相連接且與之大致垂直的面。
[0096] 如圖4所示，2個電子元件P1、P2配置為：兩個第2端子t2在X軸方向（一個坐標 軸方向）上相對，第1端子tl和第2端子t2沿著平行于X軸方向的一條直線配置。即，各 第1端子tl的端面til隔著絕緣材12以距離CL3與基層材lib (空腔部11a的內(nèi)壁）相 對。另外，兩個第2端子t2的端面t21之間隔著絕緣材12以大于距離CL3的距離CL4相 對。還有，第1端子tl和第2端子t2的各側(cè)表面tl2、t22隔著絕緣材12以大于距離CL3 的距離(無附圖標記表示）與基層材lib (空腔部11a的內(nèi)壁）相對。
[0097] 在圖5所示的結(jié)構(gòu)例中，電子元件P1的第1端子tl通過導(dǎo)通孔15a與一個接地 線15 (圖5中紙面左側(cè)的）相連接，電子元件P2的第1端子tl通過導(dǎo)通孔15a與另一個 接地線15 (圖5中紙面右側(cè)的)相連接。另外，電子元件P1的第2端子t2通過導(dǎo)通孔14a 與一個信號線14 (圖5中紙面的左側(cè))相連接，電子元件P2的第2端子t2通過導(dǎo)通孔14a 與另一個信號線14 (圖5中紙面右側(cè)的）相連接。還有，各信號線14分別通過導(dǎo)通孔16a 與各自相對應(yīng)的接線端16相連接。
[0098] S卩，在圖5所示的結(jié)構(gòu)例中，2個電子元件P1、P2的各第1端子tl為接地電位(例 如0V)，從各自相對應(yīng)的接線端16可以獨立地向2個電子元件PI、P2的第2端子t2輸入 信號。具體來講，除可以向各電子元件PI、P2的第2端子t2輸入不同電位(例如+3V、+5V 或-3V)的信號外，還可以輸入相同電位(例如+3V、+5V或-3V)的信號。這里所說的信號包 括模擬信號和數(shù)字信號。
[0099] 在另一個結(jié)構(gòu)例中，如圖6所示，電子元件P1的第1端子tl通過導(dǎo)通孔15a與一 個接地線15 (圖6中紙面左側(cè)的)連接，電子元件P2的第1端子tl通過導(dǎo)通孔15a與另一 個接地線15 (圖6中紙面右側(cè)的）相連接。另外，電子元件P1的第2端子t2通過導(dǎo)通孔 14a與一個信號線14 (圖6中紙面左側(cè)的)相連接，電子元件P2的第2端子t2通過導(dǎo)通孔 14a與另一個信號線14 (圖6中紙面右側(cè)的）相連接。還有，各信號線14分別通過導(dǎo)通孔 16a與一個共用的接線端16相連接。
[0100] S卩，在圖6所示的結(jié)構(gòu)例中，2個電子元件P1、P2的各第1端子tl為接地電位(例 如0V)，從共用的接線端16向2個電子元件P1、P2的第2端子t2輸入信號。具體來講，向 各電子元件P1、P2的第2端子t2輸入相同電位(例如+3V、+5V或-3V)的信號。這里所說 的信號可以是模擬信號也可以是數(shù)字信號。
[0101] 采用本實施方式的電子元件內(nèi)置基板能夠得到如下效果。
[0102] (bl)由于2個電子元件P1、P2分別收裝在1個空腔部11a內(nèi)，因而能夠使配置在 空腔部11a內(nèi)的各電子元件PI、P2具有較高的配置自由度(位置和朝向的自由度)。另外， 收裝在空腔部11a內(nèi)的2個電子元件P1、P2配置為，使作為信號電位側(cè)端子的第2端子t2 以非接觸的方式相對。因此，與各電子元件PI、P2配置為使作為接地電位側(cè)端子的第1端 子tl和作為信號電位側(cè)端子的第2端子t2相對的情況相比，能夠抑制電子元件PI、P2間 出現(xiàn)串擾等相互干擾的情況。
[0103] (b2)由于2個電子元件PI、P2的接地電位側(cè)的各第1端子tl與基層材lib (空 腔部11a的內(nèi)壁)相對，因而能夠極大地縮短第1端子tl和基層材lib (外表面)之間的距 離CL3,能夠縮短空腔部11a在X軸方向上的長度。從而減小空腔部11a的橫截面的面積。 實現(xiàn)電子元件內(nèi)置基板的小型化。
[0104] (b3) 2個電子元件PI、P2的第2端子t2之間以大于上述距離CL3的距離CL4等 相對。所以，即使在電子元件內(nèi)置基板的制作過程中各電子元件PI、P2的位置稍微有些偏 移，也能夠避免各電子元件P1、P2的各第2端子t2之間相接觸，以及避免各第2端子t2與 基層材lib相接觸。因此，能夠防止因各第2端子t2和基層材lib的接觸而引起的電磁干 擾，能夠防止電子元件P1、P2出現(xiàn)故障等。還有，由于第1端子tl被設(shè)定在接地電位，因此， 即使使該第1端子tl與同樣被設(shè)定在接地電位的基層材lib (空腔部11a的內(nèi)壁）相接觸 或相接近，也不會產(chǎn)生電磁干擾。從而也能夠防止電子元件P1、P2出現(xiàn)故障等。
[0105] (b4)連接各電子元件PI、P2的第1端子tl和第2端子t2的直線方向與X軸方 向平行，該電子元件PI、P2沿X軸方向大致呈直線配置，因此，能夠縮短空腔部11a的Y軸 方向上的長度。從而能夠進一步減小空腔部11a的橫截面的面積，實現(xiàn)電子元件內(nèi)置基板 的小型化。
[0106] (b5)在2個電子元件PI、P2中，由于能夠縮短各第1端子tl與基層材lib之間 的距離CL3,因而能夠進一步擴大第2端子間的距離CL4。因此，如圖5中的結(jié)構(gòu)例所示，向 各電子元件P1、P2的各第2端子t2分別輸入不同或相同電位的信號時，由于能夠極大地擴 大與各第2端子t2相連接的2個信號線14間的距離，從而能夠抑制這2個信號線14間產(chǎn) 生噪音干擾。
[0107] 【第3實施方式（圖7和圖8)】
[0108] 圖7是表示本發(fā)明的作為第3實施例的電子元件內(nèi)置基板中的電子元件的配置的 橫剖視圖，圖8是表示具有圖7所示配置的電子元件內(nèi)置基板的結(jié)構(gòu)例的縱剖視圖。另外， 圖7相當于沿圖8中的C-C線剖切而成的剖視圖。
[0109] 如圖7和圖8所示，本實施方式的電子元件內(nèi)置基板具有：基層11，其具有基層材 lib和空腔部11a ;絕緣層13、17,其分別形成在基層11上；2個電子元件PI、P2,其收裝在 空腔部11a內(nèi)。
[0110] 絕緣層13中具有信號線14和接地線15,絕緣層設(shè)置在基層11的上表面上。信號 線14和接地線15分別形成為配置在絕緣層13內(nèi)的一個配線層。在絕緣層13的上表面上 設(shè)置有與信號線14相連接的接線端16。
[0111] 與絕緣層13相同，絕緣層17具有信號線18和接地線19,絕緣層17設(shè)置在基層 11的下表面上。信號線18和接地線19分別形成為配置在絕緣層17內(nèi)的一個配線層。在 絕緣層17的下表面上設(shè)置有與信號線18相連接的接線端20。
[0112] 絕緣層13、17的厚度例如為30?90 μ m。另外，信號線14、信號線18、接地線15、 接地線19、接線端16及接線端20由銅或銅合金等金屬構(gòu)成，各自的厚度例如為5?25 μ m。
[0113] 基層材lib由銅或銅合金等導(dǎo)電體構(gòu)成，其厚度例如為100?400 μ m?；鶎硬膌ib 與接地線19相連接，被設(shè)定在接地電位。空腔部11a的橫截面大致呈矩形，該空腔部11a在 Z軸方向（厚度方向）上貫穿基層材lib而形成?？涨徊?1a包括被填充到基層材lib的內(nèi) 側(cè)表面和各電子元件P1、P2之間的間隙中的絕緣材12。絕緣材12和各絕緣層13、17由環(huán) 氧樹脂、聚酰亞胺、雙馬來酰亞胺三嗪樹脂、通過使這些樹脂含有由二氧化硅等構(gòu)成的補強 填料而形成的樹脂等合成樹脂(不僅可以使用熱硬化性樹脂還可以使用熱可塑性樹脂）構(gòu) 成。
[0114] 各電子元件P1、P2大致呈長方體形狀，在本實施方式中，其一端部和另一端部位 于平行于X軸方向的一條直線上。各電子元件PI、P2具有：第1端子tl，其分別形成在電 子元件PI、P2的一端部上，與接地線15相連接；第2端子t2,其分別形成在電子元件P1、 P2的另一端部上，與信號線14相連接。即，第1端子tl作為接地電位側(cè)端子使用，第2端 子t2作為信號電位側(cè)端子使用。電子元件PI、P2例如可以為電容器、電感器、電阻器、濾波 器等電子元件，另外，可以為相同種類的電子元件的組合，也可以為不同種類的電子元件的 組合。
[0115] 如圖7所示，各第1端子tl分別具有端面til和側(cè)表面tl2。端面til為各電子 元件PI、P2的一端部的端面，側(cè)表面tl2可以為與端面til相連接且與之大致垂直的面。 同樣，各第2端子t2也分別具有端面t21和側(cè)表面t22。端面t21為各電子元件P1、P2的 一端部的端面，側(cè)表面t22可以為與端面t21相連接且與之大致垂直的面。
[0116] 如圖7所示，2個電子元件P1、P2配置為：二者的第1端子tl在Y軸方向（一個坐 標軸方向）上相對，并且，二者的第2端子t2也在Y軸方向上相對。即，2個電子元件P1、 P2在Y軸方向上相對配置，各電子元件P1、P2的第1端子tl和第2端子t2配置在平行于 X軸方向（與一個坐標軸方向垂直的方向）的一條直線上。另外，各第1端子tl的兩個側(cè)表 面tl2之間隔著絕緣材12相對，各第1端子tl的端面til分別隔著絕緣材12以大于距離 CL5的距離CL6與基層材lib (空腔部11a的內(nèi)壁)相對。還有，第1端子tl和第2端子t2 的各側(cè)表面tl2、t22中、不相對的側(cè)表面tl2、t22隔著絕緣材12以大于距離CL5的距離 (無附圖標記表示）與基層材lib (空腔部11a的內(nèi)壁）相對。
[0117] 在圖8所示的結(jié)構(gòu)例中，電子元件P1、P2的作為接地電位側(cè)端子的(下面有時僅稱 為"接地電位側(cè)"）第1端子tl通過導(dǎo)通孔15a與共用的接地線15相連接。另外，電子元 件P1的第2端子t2通過導(dǎo)通孔14a與一個信號線14相連接，電子元件P2的第2端子t2 通過導(dǎo)通孔14a與另一個信號線14 (圖8中未表示）相連接。這樣，側(cè)表面t22在Y軸方 向上相對的電子元件PI、P2的各第2端子t2相互連接，使電子元件PI、P2并連。
[0118] S卩，在圖8所示的結(jié)構(gòu)例中，2個電子元件P1、P2的第1端子tl為接地電位(例如 0V)，從共用的接線端16可以向2個電子元件PI、P2的第2端子t2輸入信號。具體來講， 可以向各電子兀件PI、P2的第2端子t2中輸入相同電位(例如+3V、+5V或-3V)的信號。 這里的信號沒有模擬和數(shù)字的分別。
[0119] 另外，作為另一個結(jié)構(gòu)(參考圖8)的例子，可以使電子元件P1、P2的各第2端子t2 分別與不同的接線端16相連接，各接線端16通過未圖示的配線等相連接等，從而使這些第 2端子t2相連接。因而能夠向各電子元件P1、P2的第2端子t2輸入相同電位的信號。
[0120] 這樣，在將2個電子元件PI、P2并聯(lián)起來作為一個功能電路使用時，由于在2個電 子元件P1、P2間不會產(chǎn)生串擾等相互干擾的問題，因而可以使信號電位側(cè)的第2端子t2相 鄰接。另外，"并聯(lián)"是指多個電子元件的第1端子tl間相連接且這些電子元件的第2端子 t2之間相連接的情況等。另外，關(guān)于具體的連接方法并沒有特別限定，通過接線端16或其 他配線等使各第1端子tl間和各第2端子t2間電連接，可以實際形成并聯(lián)電路即可。
[0121] 采用本實施方式的電子元件內(nèi)置基板能夠得到如下效果。
[0122] (cl)由于2個電子元件P1、P2分別被收裝在1個空腔部11a內(nèi)，因而能夠使配置 在空腔部11a內(nèi)的各電子元件P1、P2具有較高的配置自由度(位置和朝向的自由度)。另外， 2個電子元件P1、P2配置為，使接地電位側(cè)的第1端子tl以非接觸方式相對以及使信號電 位側(cè)的第2端子t2以非接觸方式相對。擴大2個電子元件PI、P2的信號電位側(cè)的各第2 端子t2和基層材lib (空腔部11a的內(nèi)壁）間的距離CL6能夠抑制該第2端子t2和接地 電位相互干擾(第2端子t2對基層材lib的接地電位造成干擾等)。
[0123] (c2)由于是2個電子元件P1、P2的接地電位側(cè)的各第1端子tl與基層材lib相 對，因而能夠極大地縮短各第1端子tl和基層材llb(空腔部11a的內(nèi)壁)之間的距離CL5， 縮短空腔部11a的X軸方向上的長度。從而能夠減小空腔部11a的橫截面的面積，實現(xiàn)電 子元件內(nèi)置基板的小型化。
[0124] (c3) 2個電子元件PI、P2的信號電位側(cè)的各第2端子t2以大于上述距離CL5的 距離CL6等與基層材lib (空腔部11a的內(nèi)壁）相對。因此，即使在電子元件內(nèi)置基板的制 作過程中各電子元件P1、P2的位置稍微有些偏移，也能夠避免各電子元件P1、P2的信號電 位側(cè)的第2端子t2與被設(shè)定在接地電位的基層材lib相接觸。因此，這不僅能夠防止因各 第2端子t2和基層材lib的接觸而引起的電磁干擾，還能夠防止電子元件P1、P2出現(xiàn)故障 等。還有，由于第1端子被設(shè)定在接地電位，因此，即使使該第1端子tl與同樣被設(shè)定在接 地電位的基層材lib (空腔部11a的內(nèi)壁）相接觸或相接近，也不會產(chǎn)生電磁干擾。從而也 能夠防止電子元件PI、P2出現(xiàn)故障等。
[0125] (c4)配置電子元件P1、P2時，使連接電子元件P1的第1端子tl和第2端子t2的 直線與連接電子元件P2的第1端子tl和第2端子t2的直線大致平行，因此，能夠縮短空 腔部11a的Y軸方向上的長度。從而進一步減小空腔部11a的橫截面的面積，實現(xiàn)電子元 件內(nèi)置基板的小型化。
[0126] 【第4實施方式（圖9和圖10)】
[0127] 圖9是表示本發(fā)明的作為第4實施例的電子元件內(nèi)置基板中電子元件的配置的橫 剖視圖，圖10是表示具有圖9所示配置的電子元件內(nèi)置基板的結(jié)構(gòu)例的縱剖視圖。另外， 圖9相當于沿圖10中的D-D線剖切而成的剖視圖。
[0128] 如圖9和圖10所不，本實施方式的電子兀件內(nèi)置基板具有：基層11，其具有基層 材lib和空腔部11a;絕緣層13、17,其分別形成在基層11上；2個電子元件P1、P2,其收裝 在空腔部11a內(nèi)。
[0129] 絕緣層13中具有信號線14和接地線15,絕緣層13設(shè)置在基層11的上表面上。 信號線14和接地線15分別形成為配置在絕緣層13內(nèi)的一個配線層。在絕緣層13的上表 面上設(shè)置有與信號線14相連接的接線端16。
[0130] 與絕緣層13相同，絕緣層17中具有信號線18和接地線19,絕緣層17設(shè)置在基層 11的下表面上。信號線18和接地線19分別形成為配置在絕緣層17內(nèi)的一個配線層。在 絕緣層17的下表面上設(shè)置有與信號線18相連接的接線端(端子）20。
[0131] 絕緣層13、17的厚度例如為30?90 μ m。另外，信號線14、信號線18、接地線15、 接地線19、接線端16及接線端20由銅或銅合金等金屬構(gòu)成，各自的厚度例如為5?25 μ m。
[0132] 基層材lib由銅或銅合金等導(dǎo)電體構(gòu)成，其厚度例如為100?400 μ m?；鶎硬膌ib 與接地線19相連接，被設(shè)定在接地電位。空腔部11a的橫截面大致呈矩形，該空腔部11a在 Z軸方向（厚度方向）上貫穿基層材lib而形成?？涨徊?1a包括被填充到基層材lib的內(nèi) 側(cè)表面和各電子元件P1、P2之間的間隙中的絕緣材12。絕緣材12和各絕緣層13、17由環(huán) 氧樹脂、聚酰亞胺、雙馬來酰亞胺三嗪樹脂、通過使這些樹脂含有由二氧化硅等構(gòu)成的補強 填料而形成的樹脂等合成樹脂(不僅可以使用熱硬化性樹脂還可以使用熱可塑性樹脂）構(gòu) 成。
[0133] 各電子元件P1、P2大致呈長方體形狀，電子元件P1的一端部和另一端部位于平行 于X軸方向的一條直線上，電子元件P2的一端部和另一端部位于平行于Y軸方向的一條直 線上。各電子元件PI、P2分別具有：第1端子tl，其分別形成在各電子元件PI、P2的一端 部上，與接地線15相連接；第2端子t2,其分別形成在各電子元件P1、P2的另一端部上，與 信號線14相連接。電子元件PI、P2例如可以為電容器、電感器、電阻器、濾波器等電子元 件，另外，可以為相同種類的電子元件的組合，也可以為不同種類的電子元件的組合。
[0134] 如圖9所示，各第1端子tl分別具有端面til和側(cè)表面tl2。端面til為各電子 元件P1、P2的一端部上的端面，側(cè)表面tl2可以為與端面til相連接且與之大致垂直的面。 同樣，各第2端子t2也分別具有端面t21和側(cè)表面t22。端面t21為各電子元件P1、P2的 一端部上的端面，側(cè)表面t22可以為與端面t21相連接且與之大致垂直的面。
[0135] 如圖9所示，2個電子元件P1、P2配置為：二者的第1端子tl在Y軸方向上相對， 連接電子元件P1的第1端子tl和第2端子t2的直線與連接電子元件P2的第1端子tl 和第2端子t2的直線大致呈直角。即，電子元件P1的第1端子tl和第2端子t2配置在 平行于X軸(一個坐標軸方向)的一條直線上，電子元件P2的第1端子tl和第2端子t2配 置在平行于Y軸(與一個坐標軸方向垂直的方向）的一條直線上。另外，電子元件P1的第1 端子tl的側(cè)表面tl2隔著絕緣材12以距離CL7與電子元件P2的第1端子tl的端面til 相對。電子元件P1的第2端子t2的側(cè)表面t22隔著絕緣材12以大于距離CL7的距離CL8 與基層材lib (空腔部11a的內(nèi)壁）相對，而且，電子元件P2的第2端子t2的端面t21隔 著絕緣材12以大于距離CL8與基層材lib (空腔部11a的內(nèi)壁）相對。還有，電子元件P1 的第2端子t2的端面t21和電子元件P2的第2端子t2的側(cè)表面t22隔著絕緣材12以大 于距離CL7的距離(無附圖標記表示）與基層材lib (空腔部11a的內(nèi)壁）相對。
[0136] 在圖10所示的結(jié)構(gòu)例中，各電子元件P1、P2的各第1端子tl通過導(dǎo)通孔15a與 共用的接地線15相連接。另外，電子元件P1的第2端子t2通過導(dǎo)通孔14a與一個信號線 14相連接，電子元件P2的第2端子t2通過導(dǎo)通孔14a與另一個信號線14 (圖10中未表 示）相連接。還有，各信號線14通過導(dǎo)通孔16a分別與各自相對應(yīng)的接線端16相連接。
[0137] 即，在圖10所示的結(jié)構(gòu)例中，2個電子元件P1、P2的第1端子tl被設(shè)定在接地電 位(例如0V)。另外，從各自相對應(yīng)的接線端16可以獨立地向2個電子元件P1、P2的第2端 子t2輸入信號。具體來講，除可以向各2個電子元件PI、P2的第2端子t2輸入不同電位 (例如+3V、+5V或-3V)的信號外，還可以輸入相同電位(例如+3V、+5V或-3V)的信號。這 里的信號包括模擬和數(shù)字。
[0138] 作為另一個結(jié)構(gòu)例（引用圖10)，各電子元件P1、P2的各第1端子tl通過導(dǎo)通孔 15a與共用的接地線15相連接。另外，電子元件P1的第2端子t2通過導(dǎo)通孔14a與一個 信號線14相連接，電子元件P2的第2端子t2通過導(dǎo)通孔14a與另一個信號線14 (圖10 中未表示）相連接。還有，各信號線14分別通過導(dǎo)通孔16a與接線端16相連接。
[0139] 即，在該結(jié)構(gòu)例中，收裝在空腔部11a內(nèi)的2個電子元件PI、P2的各第1端子tl 為接地電位(例如0V)，從共用的接線端16可以向2個電子元件P1、P2的各第2端子t2輸 入信號。具體來講，可以向各電子兀件P1、P2的各第2端子t2輸入相同電位(例如+3V、+5V 或-3V)的信號。這里所說的信號包括模擬和數(shù)字。
[0140] 采用本實施方式的電子元件內(nèi)置基板能夠得到如下效果。
[0141] (dl)由于2個電子元件P1、P2獨立地收裝在1個空腔部11a內(nèi)，因而能夠使配置 在空腔部11a內(nèi)的各電子元件P1、P2具有較高的配置自由度(位置和朝向的自由度)。另外， 收裝在1個空腔部11a內(nèi)的2個電子元件P1、P2配置為，使接地電位側(cè)的各第1端子tl以 非接觸方式相對，因此，與各電子元件PI、P2配置為接地電位側(cè)的第1端子tl和信號電位 側(cè)的第2端子t2相對的情況相比，能夠抑制各電子元件P1、P2間出現(xiàn)串擾等相互干擾的情 況。
[0142] (d2)由于2個電子元件PI、P2的接地電位側(cè)的各第1端子tl相對，因而這不僅 能夠極大地縮短第1端子tl間的距離CL7,還能夠縮短空腔部11a的Y軸方向上的長度。 從而減小空腔部11a的橫截面的面積，實現(xiàn)電子元件內(nèi)置基板的小型化。
[0143] (d3) 2個電子元件PI、P2的信號電位側(cè)的各第2端子t2以大于上述距離CL7的 距離CL8等與基層材lib (空腔部11a的內(nèi)壁）相對。因此，即使在電子元件內(nèi)置基板的制 作過程中各電子元件P1、P2的位置稍微有些偏移，也能夠避免各電子元件P1、P2的信號電 位側(cè)的第2端子t2與被設(shè)定在接地電位的基層材lib相接觸。因此，這不僅能夠防止因各 第2端子t2和基層材lib的接觸而引起的電磁干擾，還能夠防止電子元件PI、P2出現(xiàn)故 障等。還有，即使被設(shè)定在接地電位的第1端子tl相接觸或相接近，也不會產(chǎn)生電磁干擾。 因而也能夠防止電子元件P1、P2出現(xiàn)故障等。
[0144] (d4)由于連接電子元件P1的第1端子tl和第2端子t2的直線與連接電子元件 P2的第1端子tl和第2端子t2的直線大致呈直角，因而，可以配合構(gòu)成2個電子元件P1、 P2的輪廓來設(shè)定空腔部11a的形狀。從而能夠進一步減小空腔部11a的橫截面的面積，實 現(xiàn)電子元件內(nèi)置基板的小型化。
[0145] 【第5實施方式（圖11?圖13)】
[0146] 圖11是表示本發(fā)明的作為第5實施例的電子元件內(nèi)置基板中的電子元件的配置 的橫剖視圖，圖12是表示具有圖11所示配置的電子元件內(nèi)置基板的結(jié)構(gòu)例的縱剖視圖，圖 13是表示具有圖11所示配置的電子元件內(nèi)置基板的另一個結(jié)構(gòu)例的縱剖視圖。另外，圖 11相當于沿圖12和圖13的E-E線剖切而成的剖視圖。
[0147] 如圖11?圖13所示，本實施方式的電子元件內(nèi)置基板具有：基層11，其具有基層 材lib和空腔部11a ;絕緣層13、17,其分別形成在基層11上；4個電子元件P1?P4,其收 裝在空腔部11a內(nèi)。
[0148] 絕緣層13中具有信號線14和接地線15,且設(shè)置在基層11的上表面上。信號線 14和接地線15分別形成為配置在絕緣層13內(nèi)的一個配線層。在絕緣層13的上表面上設(shè) 置有與信號線14相連接的接線端16。
[0149] 與絕緣層13相同，絕緣層17具有信號線18和接地線19,且設(shè)置在基層11的下表 面上。信號線18和接地線19分別形成為配置在絕緣層17內(nèi)的一個配線層。在絕緣層17 的下表面上設(shè)置有與信號線18相連接的接線端20。
[0150] 絕緣層13、17的厚度例如為30?90 μ m。另外，信號線14、信號線18、接地線15、 接地線19、接線端16及接線端20由銅或銅合金等金屬構(gòu)成，各厚度例如為5?25 μ m。
[0151] 基層材1 lb由銅或銅合金等導(dǎo)電體構(gòu)成，其厚度例如為100?400 μ m?；鶎硬? lb 與接地線19相連接，被設(shè)定在接地電位?？涨徊?1a的橫截面形狀大致呈矩形，該空腔部 11a在Z軸方向（厚度方向）上貫穿基層材lib形成?？涨徊?1a包括被填充到基層材lib 的內(nèi)側(cè)表面和各電子元件P1?P4之間的間隙中的絕緣材12。絕緣材12和各絕緣層13、 17由環(huán)氧樹脂、聚酰亞胺、雙馬來酰亞胺三嗪樹脂、通過使這些樹脂含有由二氧化硅等構(gòu)成 的補強填料而形成的樹脂等合成樹脂(不僅可以使用熱硬化性樹脂還可以使用熱可塑性樹 脂）構(gòu)成。
[0152] 各電子元件P1?P4大致呈長方體形狀，在本實施方式中，其一端部和另一端部配 置在平行于X軸方向的一條直線上。各電子元件P1?P4分別具有：第1端子tl，其分別 形成在各電子元件P1?P4的一端部上，與接地線15相連接；第2端子t2,其分別形成在 各電子元件P1?P4的另一端部上，與信號線14相連接。即，第1端子tl作為接地電位側(cè) 端子(有時也僅稱為"接地電位側(cè)"）使用，第2端子t2作為信號電位側(cè)端子(有時也僅稱為 "信號電位側(cè)")使用。電子元件P1?P4例如可以為電容器、電感器、電阻器、濾波器等電子 元件，另外，可以為相同種類的電子元件的組合，可以為不同種類的電子元件的組合。
[0153] 如圖11所示，各第1端子tl分別具有端面til和側(cè)表面tl2。端面til為各電子 元件P1?P4的一端部上的端面，側(cè)表面tl2可以為與端面til相連接且與之大致垂直的 面。同樣，各第2端子t2也分別具有端面t21和側(cè)表面t22。端面t21為各電子元件P1? P4的一端部上的端面，側(cè)表面t22可以為與端面t21相連接且與之大致垂直的面。
[0154] 如圖11所示，4個電子元件P1?P4配置為：它們的第1端子tl在X軸方向（一個 坐標軸方向)上兩兩相對配置，它們各自的第1端子tl和第2端子t2配置在平行于X軸方 向的一條直線上。另外，在本實施方式中，4個電子元件P1?P4分別形成組G1和組G2,該 組G1包括第2端子t2相連接的電子元件P1和P3,該組G2包括第2端子t2相連接的電子 元件P2和P4。組G1中的電子元件P1和P3配置為：二者的第1端子tl的側(cè)表面tl2之 間隔著絕緣材12相對，二者的第2端子t2的側(cè)表面t22之間隔著絕緣材12相對。同樣， 組G2中的電子元件P2和P4配置為：二者的第1端子tl的側(cè)表面tl2之間隔著絕緣材12 相對，二者的第2端子t2的側(cè)表面t22之間隔著絕緣材12相對。
[0155] 在G1和G2這2個組中，包含在組G1中的電子元件P1和P3的各第1端子tl的 端面til與包含在組G2中的電子元件P2和P4的各第1端子tl的端面til在X軸方向上 相對。即，電子元件P1的第1端子tl的端面til和電子元件P2的第1端子tl的端面til 以距離CL9相對配置，電子元件P3的第1端子tl的端面til和電子元件P4的第1端子tl 的端面til以距離CL9相對配置。另外，各第2端子t2的端面t21隔著絕緣材12以大于 距離CL9的距離CLIO與基層材lib (空腔部11a的內(nèi)壁）相對配置。還有，第1端子tl和 第2端子t2的各側(cè)表面tl2、t22中、不相對一側(cè)的側(cè)表面tl2、t22隔著絕緣材12以大于 距離CL9的距離(無符號表示）與基層材lib (空腔部11a的內(nèi)壁）相對。
[0156] 在圖12所示的結(jié)構(gòu)例中，電子元件P1和P3的各第1端子tl通過導(dǎo)通孔15a與 共用的接地線15 (圖12中的紙面左側(cè))相連接，電子元件P2和P4的各第1端子tl通過導(dǎo) 通孔15a與共用的接地線15 (圖12中的紙面右側(cè))相連接。電子元件P1的第2端子t2通 過導(dǎo)通孔14a與第1信號線14 (圖12中紙面左側(cè)的）相連接，電子元件P2的第2端子t2 通過導(dǎo)通孔14a與第2信號線14 (圖12中紙面右側(cè)的）相連接，還有，電子元件P3的第2 端子t2通過導(dǎo)通孔14a與第3信號線14 (圖12中未表示）相連接，電子元件P4的第2端 子t2通過導(dǎo)通孔14a與第4信號線14 (圖12中未表示）相連接。另外，電子元件P1所連 接的第1信號線14和電子元件P2所連接的第2信號線14分別通過各自相對應(yīng)的導(dǎo)通孔 16a與共用的接線端16相連接。另外，電子元件P3所連接的第3信號線14和電子元件P4 所連接的第4信號線14通過各自相對應(yīng)的導(dǎo)通孔16a與一個共用的接線端16相連接。
[0157] 這樣，側(cè)表面t22在Y軸方向上相對的電子元件PI、P3的第2端子t2相連接，側(cè) 表面t22在Y軸方向上相對的電子元件P2、P4的第2端子t2相連接。因此，在本結(jié)構(gòu)例 中，使得電子元件PI、P3并聯(lián)，電子元件P2、P4并聯(lián)。
[0158] S卩，在圖12所示的結(jié)構(gòu)例中，收裝在空腔部11a內(nèi)的4個電子元件P1?P4的各 第1端子tl被設(shè)定在接地電位(例如0V)。另外，從共用的接線端16可以向在Y軸方向上 相對的電子元件PI、P3的各第2端子t2輸入信號。同樣，從共用的接線端16也可以向在 Y軸方向上相對的電子兀件P2、P4的各第2端子t2輸入信號。具體來講，可以向電子兀件 PI、P3的各第2端子t2輸入相同電位(例如+3V、+5V或-3V)的信號，另外，可以向電子兀 件P2、P4的各第2端子t2輸入相同電位的信號。這里所說的信號包括模擬和數(shù)字信號。
[0159] 作為另一個結(jié)構(gòu)例，如圖13所示，電子元件P1?P4的接地電位側(cè)的第1端子tl 通過導(dǎo)通孔15a與共用的接地線15相連接。另外，電子元件P1的第2端子t2通過導(dǎo)通孔 14a與第1信號線14 (圖13中紙面左側(cè)的）相連接，電子元件P2的第2端子t2通過導(dǎo)通 孔14a與第2信號線14 (圖13中紙面右側(cè)的）相連接，電子元件P3的第2端子t2通過導(dǎo) 通孔14a與第3信號線14 (圖13中未表示）相連接，電子元件P4的第2端子t2通過導(dǎo)通 孔14a與第4信號線14 (圖13中未表示)相連接。還有，各信號線14分別通過導(dǎo)通孔16a 與共用的接線端16相連接。
[0160] 這樣，在圖13所示的結(jié)構(gòu)例中，側(cè)表面t22在Y軸方向上相對的電子元件PI、P3 和側(cè)表面t22在Y軸方向上相對的電子元件P2、P4這4個電子元件的第2端子t2相連接 在一起。因此，在本結(jié)構(gòu)例中，4個電子元件P1?P4并聯(lián)。
[0161] 即，在圖13所示的結(jié)構(gòu)例中，4個電子元件P1?P4的各第1端子tl為接地電位 (例如0V)，從共用的接線端16可以向4個電子元件P1?P4等的第2端子t2輸入信號。 具體來講，可以向各電子元件P1?P4的第2端子t2輸入相同電位(例如+3V、+5V或-3V) 的信號。這里所說的信號包括模擬信號和數(shù)字信號。
[0162] 另外，作為另一個結(jié)構(gòu)例（引用參考圖12)，電子元件P1?P4的各第2端子t2可 以分別與不同的接線端16相連接。在這種情況下，電子元件PI、P3所連接的各接線端16 通過未圖示的共用的配線等相連接以及電子元件P2、P4所連接的各接線端16通過未圖示 的共用的配線等相連接等，可以使這些電子元件的第2端子t2分別相連接。因此，可以與 圖12所示的結(jié)構(gòu)例相同，可以向電子元件P1、P3的第2端子t2輸入相同電位的信號，而且 可以向電子元件P2、P4的第2端子t2輸入相同電位的信號?；蛘撸陔娮釉1?P4的 各第2端子t2分別于不同的接線端16相連接的情況下，電子元件P1?P4的各接線端16 通過未圖示的共用的配線等相連接等，可以使這些電子元件的第2端子t2相連接。因此， 與圖13所示的結(jié)構(gòu)例相同，可以向各電子元件P1?P4的第2端子t2輸入相同電位的信 號。
[0163] 這樣，在本實施方式中，包含在組Gl、G2中的電子元件被并聯(lián)在一起而作為功能 電路使用。因此，在組G1、G2內(nèi)，不會出現(xiàn)串擾等相互干擾的問題，因而可以使信號電位側(cè) 的第2端子t2相鄰接。另外，在組G1和組G2之間以及各電子元件P1?P4和基層材lib 之間，有可能會出現(xiàn)串擾等相互干擾的問題。因此，在本實施方式中，通過像上面那樣配置 電子元件P1?P4,從而能夠抑制這些部件間的相互干擾。
[0164] 采用本實施方式的電子元件內(nèi)置基板能夠得到如下效果。
[0165] (el)由于4個電子元件P1?P4獨立地收裝在1個空腔部11a內(nèi)，因而能夠使配 置在空腔部11a內(nèi)的各電子元件P1?P4具有較高的配置自由度(位置和朝向的自由度)。 另外，收裝在空腔部11a內(nèi)的4個電子元件P1?P4配置為：接地電位側(cè)的第1端子tl以 非接觸方式相對。因此，與各電子元件P1?P4配置為接地電位側(cè)的第1端子tl和信號電 位側(cè)的第2端子t2相對的情況相比，能夠抑制組G1和組G2之間出現(xiàn)串擾等相互干擾的情 況。
[0166] (e2)由于4個電子元件P1?P4的接地電位側(cè)的第1端子tl相對，因而不僅能夠 極大地縮短各第1端子tl間的距離CL9,還能夠縮短空腔部11a的X軸方向上的長度。從 而減小空腔部11a的橫截面的面積，實現(xiàn)電子元件內(nèi)置基板的小型化。
[0167] (e3)4個電子元件P1?P4的信號電位側(cè)的各第2端子t2以大于CL9的距離CL10 等與基層材lib (空腔部11a的內(nèi)壁）相對。因此，即使在制作電子元件內(nèi)置基板的過程中 各電子元件P1?P4的位置稍微有些偏移，也能夠避免各電子元件P1?P4的第2端子t2 與被設(shè)定在接地電位的基層材lib相接觸。因此，不僅能夠防止因接觸而產(chǎn)生的電磁干擾， 還能夠防止電子元件P1?P4出現(xiàn)故障等。還有，即使被設(shè)定在接地電位的第1端子tl相 接觸或相接近，也不會產(chǎn)生電磁干擾。從而也能夠防止電子元件P1?P4出現(xiàn)故障等。
[0168] (e4)4個電子元件P1?P4配置為：電子元件P1的第1端子tl和第2端子t2與 電子元件P2的第1端子tl和第2端子t2大致呈直線配置，電子元件P3的第1端子tl和 第2端子t2與電子元件P4的第1端子tl和第2端子t2大致呈直線配置，而且，連接電子 元件PI、P2的第1端子tl和第2端子t2的直線與連接電子元件P3、P4的第1端子tl和 第2端子t2的直線大致平行，因而能夠縮短空腔部11a的Y軸方向上的長度。從而進一步 減小空腔部11a的橫截面的面積，實現(xiàn)電子元件內(nèi)置基板的小型化。
[0169] (e5)在圖12所示的結(jié)構(gòu)例中，在與各電子元件P1?P4的第2端子t2相連接的 4條信號線14之間配置有接地線15。因此，能夠抑制在分別向各電子元件P1?P4的第2 端子t2輸入不同或相同電位的信號時，這4條信號線14之間產(chǎn)生噪音干擾。
[0170] 【第6實施方式（圖14?圖15)】
[0171] 圖14是表示本發(fā)明的作為第6實施例的電子元件內(nèi)置基板中的電子元件的配置 的橫剖視圖，圖15是表示具有圖14所示配置的電子元件內(nèi)置基板的結(jié)構(gòu)例的縱剖視圖。另 夕卜，圖14相當于沿圖15的
[0172] F-F線剖切而成的剖視圖。
[0173] 如圖14?圖15所示，本實施方式的電子元件內(nèi)置基板具有：基層11，其具有基層 材lib和空腔部11a ;絕緣層13、17,其分別形成在基層11上；4個電子元件P1?P4,其收 裝在空腔部11a內(nèi)。
[0174] 絕緣層13具有信號線14和接地線15,且設(shè)置在基層11的上表面上。信號線14 和接地線15分別形成為配置在絕緣層13內(nèi)的一個配線層。在絕緣層13的上表面上設(shè)置 有與信號線14相連接的接線端16。
[0175] 與絕緣層13相同，絕緣層17具有信號線18和接地線19,且設(shè)置在基層11的下表 面上。信號線18和接地線19分別形成為配置在絕緣層17內(nèi)的配線層。在絕緣層17的下 表面上設(shè)置有與信號線18相連接的接線端20。
[0176] 絕緣層13、17的厚度例如為30?90 μ m。另外，信號線14、信號線18、接地線15、 接地線19、接線端16及接線端20由銅或銅合金等金屬構(gòu)成，各厚度例如為5?25 μ m。
[0177] 基層材lib由銅或銅合金等導(dǎo)電體構(gòu)成，其厚度例如為100?400 μ m?；鶎硬膌ib 與接地線19相連接，被設(shè)定在接地電位。空腔部11a的橫截面形狀大致呈矩形，該空腔部 11a在Z軸方向（厚度方向）上貫穿基層材lib形成。空腔部11a包括被填充到基層材lib 的內(nèi)側(cè)表面和各電子元件P1?P4之間的間隙中的絕緣材12。絕緣材12和各絕緣層13、 17由環(huán)氧樹脂、聚酰亞胺、雙馬來酰亞胺三嗪樹脂以及通過這些樹脂含有二氧化硅等而形 成的樹脂構(gòu)成。
[0178] 各電子元件P1?P4大致呈長方體形狀，在本實施方式中，其一端部和另一端部配 置在平行于X軸方向的一條直線上。各電子元件P1?P4分別具有：第1端子tl，其分別 形成在各電子元件P1?P4的一端部上，與接地線15相連接；第2端子t2,其分別形成在 各電子元件P1?P4的另一端部上，與信號線14相連接。即，第1端子tl作為接地電位側(cè) 使用，第2端子t2作為信號電位側(cè)使用。電子元件P1?P4例如可以為電容器、電感器、電 阻器、濾波器等電子元件，另外，可以為相同種類的電子元件的組合，也可以為不同種類的 電子元件的組合。
[0179] 如圖14所示，各第1端子tl分別具有端面til和側(cè)表面tl2。端面til為各電子 元件P1?P4的一端部上的端面，側(cè)表面tl2可以為與端面til相連接且與之大致垂直的 面。同樣，各第2端子t2也分別具有端面t21和側(cè)表面t22。端面t21為各電子元件P1? P4的一端部上的端面，側(cè)表面t22可以為與端面t21相連接且與之大致垂直的面。
[0180] 如圖14所示，4個電子元件P1?P4配置為：它們的第2端子t2在X軸方向（一 個坐標軸方向)上兩兩相對配置，它們各自的第1端子tl和第2端子t2分別配置在平行于 X軸方向的一條直線上。另外，4個電子元件P1?P4分別形成組G1和組G2,該組G1包括 第2端子t2相連接的電子元件P1和P3,該組G2包括第2端子t2相連接的電子元件P2和 P4。組G1中的電子元件P1和P3配置為：二者的第1端子tl的側(cè)表面tl2隔著絕緣材12 相對，二者的第2端子t2的側(cè)表面t22隔著絕緣材12相對。同樣，組G2中的電子元件P2 和P4配置為：二者的第1端子tl的側(cè)表面tl2隔著絕緣材12相對，二者的第2端子t2的 側(cè)表面t22隔著絕緣材12相對。
[0181] 在G1和G2這2個組中，包含在組G1中的電子元件P1和P3的第2端子t2的端 面t21分別與包含在組G2中的電子元件P2和P4的第2端子t2的端面t21在X軸方向上 相對。即，電子元件P1的第2端子t2的端面t21和電子元件P2的第2端子t2的端面t21 以距離CL12相對，電子元件P3的第2端子t2的端面t21和電子元件P4的第2端子t2的 端面t21以距離CL12相對。另外，各第1端子tl的端面til隔著絕緣材12以小于距離 CL12的距離CL11與基層材lib (空腔部11a的內(nèi)壁）相對配置。還有，第1端子tl和第2 端子t2的各側(cè)表面tl2、t22中、不相對一側(cè)的側(cè)表面tl2、t22隔著絕緣材12以大于距離 CL11的距離(無符號表示）與基層材lib (空腔部11a的內(nèi)壁）相對。
[0182] 在圖15所示的結(jié)構(gòu)例中，2個電子元件PI、P3的第1端子tl通過導(dǎo)通孔15a與 一個接地線15 (圖15中紙面左側(cè)的)相連接，2電子元件P2、P4的第1端子tl通過導(dǎo)通孔 15a與另一個接地線15 (圖15中紙面右側(cè)的）相連接。另外，電子元件P1的第2端子t2 通過導(dǎo)通孔14a與第1配線14 (圖15中紙面左側(cè)的配線)相連接，電子元件P2的第2端子 t2導(dǎo)通孔14a與第2配線14 (圖15中紙面右側(cè)的)相連接，電子元件P3的第2端子t2導(dǎo) 通孔14a與第3配線14 (圖15中未表示）相連接，電子元件P4的第2端子t2導(dǎo)通孔14a 與第4配線14 (圖15中未表示）相連接。另外，電子元件P1所連接的第1信號線14和電 子元件P3所連接的第3信號線14分別通過各自相對應(yīng)的導(dǎo)通孔16a與共用的接線端16 相連接。另外，電子元件P2所連接的第2信號線14和電子元件P4所連接的第4信號線14 分別通過各自相對應(yīng)的導(dǎo)通孔16a與通用的接線端16相連接。
[0183] 這樣，側(cè)表面t22在Y軸方向上相對的電子元件PI、P3的各第2端子t2相連接， 側(cè)表面t22在Y軸方向上相對的電子元件P2、P4的各第2端子t2相連接。因此，在本結(jié)構(gòu) 例中，使得電子元件PI、P3并聯(lián)，電子元件P2、P4并聯(lián)。
[0184] 即，在圖15所示的結(jié)構(gòu)例中，4個電子元件P1?P4的各第1端子tl被設(shè)定在接 地電位(例如0V)。另外，可以從共用的接線端16向在Y軸方向上相對的電子元件P1、P3的 第2端子t2輸入信號。同樣，可以從共用的接線端16向在Y軸方向上相對的電子元件P2、 P4的第2端子t2輸入信號。具體來講，可以向電子元件PI、P3的第2端子t2輸入相同電 位(例如+3V、+5V或-3V)的信號，可以向電子元件P2、P4的第2端子t2輸入相同電位(例 如+3V、+5V或-3V)的信號。這里所說的信號不論是模擬信號還是數(shù)字信號都可以。
[0185] 這樣，在本實施方式中，包含在組Gl、G2中的電子元件被并聯(lián)在一起而作為功能 電路使用。因此，在組G1、G2內(nèi)，不會出現(xiàn)串擾等相互干擾的問題，因而可以使信號電位側(cè) 的第2端子t2相鄰接。另外，在組G1和組G2之間，各電子元件P1?P4和基層材lib之 間，有可能會出現(xiàn)串擾等相互干擾的問題。因此，在本實施方式中，通過像上面那樣配置電 子元件P1?P4,從而能夠抑制這些部件間的相互干擾。
[0186] 采用本實施方式的電子元件內(nèi)置基板能夠得到如下效果。
[0187] (Π )由于4個電子元件P1?P4分別獨立地收裝在1個空腔部內(nèi)11a內(nèi)，因而能 夠使配置在空腔部11a內(nèi)的各電子元件P1?P4得到較高的配置自由度(位置和朝向的自 由度)。另外，收裝在空腔部11a內(nèi)的4個電子元件P1?P4配置為信號電位側(cè)的第2端子 t2以非接觸方式相對。因此，與各電子元件P1?P4配置為接地電位側(cè)的第1端子tl和信 號電位側(cè)的第2端子t2相對的情況相比，能夠抑制收裝在空腔部1 la內(nèi)的組G1和組G2這 2個組之間出現(xiàn)串擾等相互干擾的情況。
[0188] (f2)由于4個電子元件P1?P4的接地電位側(cè)的各第1端子tl與基層材lib相 對，因而不僅能夠極大地縮短各第1端子tl和基層材llb(空腔部11a的內(nèi)壁)的距離CL11， 還能夠縮短空腔部11a在X軸方向上的長度。從而減小空腔部11a的橫截面的面積，實現(xiàn) 電子元件內(nèi)置基板的小型化。
[0189] (f3)4個電子元件P1?P4的信號電位側(cè)的第2端子t2以大于上述距離CL11的 距離CL12相對，且以大于上述距離CL11的距離與基層材lib相對。因此，即使在電子元件 內(nèi)置基板的制作過程中各電子元件P1?P4的位置稍微出現(xiàn)偏移，也能夠避免各電子元件 P1?P4的第2端子t2相接觸，以及避免第2端子t2與被設(shè)定在接地電位的基層材lib相 接觸。因此，不僅能夠防止因接觸而產(chǎn)生的電磁干擾，還能夠防止電子元件P1?P4出現(xiàn)故 障等。還有，由于第1端子tl被設(shè)定在接地電位，因此，即使第1端子與同樣被設(shè)定在接地 電位的基層材lib相接觸或相接近,也能夠防止電子元件P1?P4出現(xiàn)故障等。
[0190] (f4)4個電子元件P1?P4配置為：電子元件P1的第1端子tl和第2端子t2與 電子元件P2的第1端子tl和第2端子t2大致呈直線配置，電子元件P3的第1端子tl和 第2端子t2與電子元件P4的第1端子tl和第2端子t2大致呈直線配置，而且，連接電子 元件PI、P2的第1端子tl和第2端子t2的直線與連接電子元件P3、P4的第1端子tl和 第2端子t2的直線大致平行，因而能夠縮短空腔部11a的Y軸方向上的長度。從而進一步 減小空腔部11a的橫截面的面積，實現(xiàn)電子元件內(nèi)置基板的小型化。
[0191] (f5)在4個電子元件P1?P4中，縮短各第1端子tl和基層材lib的距離CL11 便能夠使第2端子t2間的距離CL12得到擴大。因此，在圖14所示的結(jié)構(gòu)例中，即使在分 別向各電子元件P1?P4的第2端子t2輸入不同或相同電位的信號的情況下，也能夠極大 地擴大與各電子元件P1?P4的各第2端子t2相連接的4條信號線14間的距離，從而能 夠抑制該4條信號線14間產(chǎn)生噪音干擾。
[0192] 【其他實施方式(無附圖表示)】
[0193] (1)在第1?第6實施方式中，表示了空腔部11a在Z軸方向（厚度方向）上貫穿 基層材lib而形成的情況，但是，即使在該空腔部11a由在Z軸方向（厚度方向)上不貫穿基 層材lib的凹部構(gòu)成的情況下，也能夠得到與上述效果al?a5、bl?b5、cl?c4、dl? d4、el?e5、fl?f5相同的效果。
[0194] (2)在第1?第6實施方式中，表示了如下情況：在配置在基層11的上表面?zhèn)鹊慕^ 緣層13內(nèi)的配線層中設(shè)置信號線14和接地線15,而且，在配置在基層11的下表面?zhèn)鹊慕^ 緣層17內(nèi)的配線層中設(shè)置信號線18和接地線19,但是，即使在如下情況下：將其他的信號 線和接地線與信號線14和接地線15隔開而配置在絕緣層13內(nèi)、將其他的信號線和接地線 與信號線18和接地線19隔開而配置在絕緣層17內(nèi)、從基層11的下表面?zhèn)鹊慕^緣層17內(nèi) 除去信號線18和接地線19,也能夠得到與上述效果al?a5、bl?b5、cl?c4、dl?d4、 el?e5、fl?f5相同的效果。
[0195] (3)在在第1?第6實施方式中，表示了基層材lib由銅或銅合金構(gòu)等金屬構(gòu)成， 且與接地線19相連接的情況，但是，該基層材lib也可以由上述金屬以外的導(dǎo)電體構(gòu)成。另 夕卜，在該基層材lib由金屬以外的材料，例如陶瓷或合成樹脂構(gòu)成的情況下，也能夠得到與 上述效果al和a2、bl和b2、cl和c2、dl和d2、el和e2、Π 和f2相同的效果。
[0196] (4)另外，即使2個電子元件在與各第1端子tl和各第2端子t2所配置的方向垂 直的方向上相對，也可以（參照圖7、圖11)，并不局限于各第1端子tl的側(cè)表面til相對及 各第2端子t2的側(cè)表面t22相對的結(jié)構(gòu)。例如，這些電子元件可以向各第1端子tl和各 第2端子t2所配置方向（X軸方向)偏離配置，或者，這些電子元件可以為如下結(jié)構(gòu)：2個電 子元件的大小不同，僅使任意一方的端子間相對。
【權(quán)利要求】
1. 一種電子元件內(nèi)置基板，具有基層、絕緣層、多個電子元件， 所述基層具有：基層材；空腔部，其形成在所述基層材上，包含絕緣材， 所述絕緣層中具有信號線和接地線，所述絕緣層形成在所述基層上， 所述多個電子元件收裝在所述空腔部內(nèi)，分別具有第1端子和第2端子，其中，所述第 1端子形成在電子元件的一端部上，與所述接地線相連接，所述第2端子形成在電子元件的 另一端部上，與信號線相連接， 所述多個電子元件配置為：使得它們的所述第1端子相對配置以及/或者它們的所述 第2端子相對配置。
2. 根據(jù)權(quán)利要求1所述的電子元件內(nèi)置基板，其特征在于， 所述多個電子元件配置為：它們的所述第1端子間隔著所述絕緣材相對，并且，它們的 所述第2端子隔著所述絕緣材與所述基層材相對。
3. 根據(jù)權(quán)利要求2所述的電子元件內(nèi)置基板，其特征在于， 所述基層材由導(dǎo)電體構(gòu)成，其電位為接地電位， 各所述第2端子和所述基層材之間以比所述第1端子間的距離大的距離相對。
4. 根據(jù)權(quán)利要求1所述的電子元件內(nèi)置基板，其特征在于， 所述多個電子元件配置為：它們的所述多個第2端子間隔著所述絕緣材相對，并且，它 們的所述第1端子隔著所述絕緣材與所述基層材相對。
5. 根據(jù)權(quán)利要求4所述的電子元件內(nèi)置基板，其特征在于， 所述基層材由導(dǎo)電體構(gòu)成，其電位為接地電位， 所述第2端子之間以比各所述第1端子和所述基層材之間的距離大的距離相對。
6. 根據(jù)權(quán)利要求1所述的電子元件內(nèi)置基板，其特征在于， 所述第1端子和所述第2端子分別具有端面和與所述端面相連接的側(cè)表面， 所述多個電子元件配置為：它們的所述第1端子的側(cè)表面之間隔著所述絕緣材相對， 并且，它們的所述第2端子的側(cè)表面之間隔著所述絕緣材相對， 所述側(cè)表面相對的多個第2端子相連接。
7. 根據(jù)權(quán)利要求6所述的電子元件內(nèi)置基板，其特征在于， 所述基層材由導(dǎo)電體構(gòu)成，其電位為接地電位， 所述多個電子元件配置為：它們的所述第1端子的端面分別與所述基層材相對，并且， 它們的所述第2端子的端面分別與所述基層材相對， 所述第2端子和所述基層材之間以比各所述第1端子和所述基層材之間距離大的距離 相對。
8. 根據(jù)權(quán)利要求6所述的電子元件內(nèi)置基板，其特征在于， 所述多個電子元件形成多個組，該多個組分別包括所述第2端子相連接的多個電子元 件， 所述多個組配置為，使組間的電子元件的所述第1端子的端面相對。
9. 根據(jù)權(quán)利要求1?5中任意一項所述的電子元件內(nèi)置基板，其特征在于， 所述多個電子元件中的2個電子元件在一個坐標軸方向上相對配置， 所述2個電子元件的所述第1端子和所述第2端子配置在平行于所述一個坐標軸方向 的一條直線上。
10. 根據(jù)權(quán)利要求1、6或7所述的電子元件內(nèi)置基板，其特征在于， 所述多個電子元件中的2個電子元件在一個坐標軸方向上相對配置， 所述2個電子元件的所述第1端子和所述第2端子配置在垂直于所述一個坐標軸方向 的一條直線上。
11. 根據(jù)權(quán)利要求1、2或3所述的電子元件內(nèi)置基板，其特征在于， 所述多個電子元件中的1個電子元件的所述第1端子和所述第2端子配置在平行于一 個坐標軸方向的一條直線上， 所述多個電子元件中的其他電子元件各自的所述第1端子和所述第2端子沿著垂直于 所述一個坐標軸方向的直線配置。
【文檔編號】H05K1/02GK104066266SQ201310750686
【公開日】2014年9月24日 申請日期:2013年12月31日 優(yōu)先權(quán)日:2013年3月19日
【發(fā)明者】猿渡達郎, 杉山裕一 申請人:太陽誘電株式會社
【專利摘要】本發(fā)明提供一種電子元件內(nèi)置基板，其即使在將2個以上的電子元件收裝在1個空腔部內(nèi)的情況下，也能夠使配置在空腔部內(nèi)的各電子元件具有較高的配置自由度，另外，還能夠抑制收裝在空腔部內(nèi)的各電子元件的相互干擾。電子元件內(nèi)置基板具有基層、絕緣層、多個電子元件?；鶎泳哂校夯鶎硬?；空腔部，其形成在基層上，具有絕緣材。絕緣層具有接地線和信號線，在基層上形成。多個電子元件分別具有第1端子和第2端子，且收裝在空腔部內(nèi)，其中，第1端子形成在多個電子元件的一端部上，與接地線相連接，第2端子形成在多個電子元件的另一端部上，與信號線相連接，多個電子元件至少配置為如下配置中的一個：各第1端子相對的配置、各第2端子相對的配置。
【專利說明】電子元件內(nèi)置基板
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種基層的空腔部內(nèi)收裝（內(nèi)置）有電子元件的電子元件內(nèi)置基板(封 裝基板)，尤其是涉及一種1個空腔部內(nèi)收裝有多個電子元件的電子元件內(nèi)置基板。
【背景技術(shù)】
[0002] 基層的空腔部內(nèi)收裝有電子元件的電子元件內(nèi)置基板具有：基層，其具有基層材 和貫穿該基層材而形成的空腔部；電子元件，其收裝在空腔部內(nèi)；絕緣材，其被填充在空腔 部和電子元件之間的間隙中；絕緣層，其設(shè)置在基層上，其中含有接地線、信號線等，收裝在 空腔部內(nèi)的電子元件與這些配線相連接。
[0003] 在現(xiàn)有的電子元件內(nèi)置基板中，一般在1個空腔部內(nèi)收裝1個電子元件，但是，最 近人們嘗試著在1個空腔部內(nèi)收裝多個電子元件，以減少安裝在電子元件內(nèi)置基板的表面 上的電子元件的數(shù)量。
[0004] 例如，在下述專利文獻1中公開有如下內(nèi)容，即，將多個電容器的外部電極連接在 一起使它們形成為一體而構(gòu)成電容器單元，將該電容器單元收裝在基板的空腔部內(nèi)。但是， 在收裝前必須預(yù)先制作出該電容器單元，因而較為麻煩。而且，當改變空腔部內(nèi)的電容器單 元的配置時，構(gòu)成該電容器單元的所有的電容器的配置都會發(fā)生改變，因此，與分別對電容 器元件進行收裝的情況相比，配置自由度(位置和朝向的自由度)較低。另外，在下述專利文 獻2中公開有如下內(nèi)容，S卩，將多個有源部件、無源部件或者有源部件和無源部件收裝在支 承體的凹部內(nèi)。但是，由于并未考慮到收裝部件的朝向和位置，因而相鄰部件間可能會出現(xiàn) 串擾（cross talk)等相互干擾的情況。
[0005]【專利文獻1】日本發(fā)明專利公開公報特開2009-081183號 [0006]【專利文獻2】日本發(fā)明專利公開公報特開2006-129448號
【發(fā)明內(nèi)容】
[0007] 鑒于上述情況，本發(fā)明的目的在于，提供一種電子元件內(nèi)置基板，其即使在將多個 電子元件收裝在1個空腔部內(nèi)的情況下，也能夠使配置在空腔部內(nèi)的各電子元件具有較高 的配置自由度，另外，還能夠抑制收裝在空腔部內(nèi)的各電子元件間的相互干擾。
[0008] 為達成上述目的，本發(fā)明的一個技術(shù)方案所涉及的電子元件內(nèi)置基板具有基層、 絕緣層、多個電子元件。
[0009] 上述基層具有：基層材；空腔部，其形成在上述基層材上，具有絕緣材。
[0010] 上述絕緣層具有接地線和信號線，該絕緣層形成在上述基層上，
[0011] 上述多個電子元件收裝在上述空腔部內(nèi)，且分別具有第1端子和第2端子，其中， 第1端子形成在該多個電子元件的一端部上，與接地線相連接，第2端子形成在該多個電子 元件的另一端部上，與信號線相連接。另外，上述多個電子元件配置為，使得它們的上述第 1端子相對配置以及/或者它們的上述第2端子相對配置。
[0012] 另外，本發(fā)明所述的電子元件內(nèi)置基板具有：基層，其具有空腔部；電子元件，其 收裝在空腔部內(nèi)；絕緣材，其被填充到上述空腔部和上述電子元件之間的間隙中；絕緣層， 其設(shè)置在上述基層的至少厚度方向上的一表面上；配線，其設(shè)置在上述絕緣層內(nèi)，收裝在上 述空腔部內(nèi)的電子元件與上述配線相連接。上述電子元件具有：第1端子，其形成在電子元 件的相對的兩端部中的一方上，作為接地電位側(cè)端子使用；第2端子，其形成在電子元件的 相對的兩端部中的另一方上，作為信號電位側(cè)端子使用，對于上述空腔部，1個空腔部內(nèi)收 裝2個以上的電子元件，收裝在1個上述空腔部內(nèi)的2個以上的電子元件配置為：作為接地 電位側(cè)端子的上述第1端子以非接觸的方式相對配置，以及/或者，作為信號電位側(cè)端子的 上述第2端子以非接觸的方式相對配置。
[0013] 【發(fā)明效果】
[0014] 根據(jù)本發(fā)明，能夠提供一種電子元件內(nèi)置基板，其即使在將多個電子元件收裝在1 個空腔部內(nèi)的情況下，也能夠使配置在空腔部內(nèi)的各電子元件具有較高的配置自由度，另 夕卜，還能夠抑制收裝在空腔部內(nèi)的各電子元件間的相互干擾。
【專利附圖】
【附圖說明】
[0015] 圖1是表示本發(fā)明的作為第1實施例的電子元件內(nèi)置基板中的電子元件的配置的 橫剖視圖。
[0016] 圖2是表示具有圖1所示配置的電子元件內(nèi)置基板的結(jié)構(gòu)例的縱剖視圖。
[0017] 圖3是表示具有圖1所示配置的電子元件內(nèi)置基板的另一個結(jié)構(gòu)例的縱剖視圖。
[0018] 圖4是表示本發(fā)明的作為第2實施例的電子元件內(nèi)置基板中的電子元件的配置的 橫剖視圖。
[0019] 圖5是表示具有圖4所示配置的電子元件內(nèi)置基板的結(jié)構(gòu)例的縱剖視圖。
[0020] 圖6是表示具有圖4所示配置的電子元件內(nèi)置基板的另一個結(jié)構(gòu)例的縱剖視圖。
[0021] 圖7是表示本發(fā)明的作為第3實施例的電子元件內(nèi)置基板中的電子元件的配置的 橫剖視圖。
[0022] 圖8是表示具有圖7所示配置的電子元件內(nèi)置基板的結(jié)構(gòu)例的縱剖視圖。
[0023] 圖9是表示本發(fā)明的作為第4實施例的電子元件內(nèi)置基板中的電子元件的配置的 橫剖視圖。
[0024] 圖10是表示具有圖9所示配置的電子元件內(nèi)置基板的結(jié)構(gòu)例的縱剖視圖。
[0025] 圖11是表示本發(fā)明的作為第5實施例的電子元件內(nèi)置基板中的電子元件的配置 的橫剖視圖。
[0026] 圖12是表示具有圖11所示配置的電子元件內(nèi)置基板的結(jié)構(gòu)例的縱剖視圖。
[0027] 圖13是表示具有圖11所示配置的電子元件內(nèi)置基板的另一個結(jié)構(gòu)例的縱剖視 圖。
[0028] 圖14是表示本發(fā)明的作為第6實施例的電子元件內(nèi)置基板中的電子元件的配置 的橫剖視圖。
[0029] 圖15是表示具有圖14所示配置的電子元件內(nèi)置基板的結(jié)構(gòu)例的縱剖視圖。
[0030] 【附圖標記說明】
[0031 ] 11 :基層；1 la :空腔部；1 lb :基層材；P1?P4 :電子兀件；tl:第1端子；t2:第2 端子；til :第1端子的端面；tl2 :第1端子的側(cè)表面；t21 :第2端子的端面；t22 :第2端 子的側(cè)表面；12 :絕緣材；13 :絕緣層；14 :信號線；15 :接地線；17 :絕緣層；18 :信號線；19 : 接地線。
【具體實施方式】
[0032] 本發(fā)明的一個實施方式所涉及的電子元件內(nèi)置基板具有：基層、絕緣層、多個電子 元件。
[0033] 上述基層具有：基層材；空腔部，其形成于上述基層材上，具有絕緣材。
[0034] 上述絕緣層接地線和信號線，在上述基層上形成。
[0035] 上述多個電子元件分別具有第1端子和第2端子，且收裝在上述空腔部內(nèi)，其中， 第1端子形成在該多個電子元件的一端部上，與上述接地線相連接；第2端子形成在該多個 電子元件的另一端部上，與上述信號線相連接。另外，上述多個電子元件配置為：使得它們 的上述第1端子相對配置以及/或者它們的上述第2端子相對配置。
[0036] 采用上述電子元件內(nèi)置基板時，由于多個電子元件分別配置在空腔部內(nèi)，因而能 夠提高該多個電子元件的配置的自由度。另外，由于多個電子元件的同種類的端子相對配 置，因而與多個電子元件配置為接地電位側(cè)的第1端子和信號電位側(cè)的第2端子相對的情 況相比，能夠抑制各電子元件間出現(xiàn)串擾等相互干擾的情況。
[0037] 上述多個電子元件可以配置為：各上述第1端子隔著上述絕緣材相對，各上述第2 端子和上述基層材隔著上述絕緣材相對。
[0038] 根據(jù)上述結(jié)構(gòu)，由于接地電位側(cè)的各第1端子相對，因而能夠縮短多個電子元件 的各第1端子間的距離而配置。從而能夠縮短空腔部在這些電子元件相對的方向上的長 度，減小空腔部的橫截面面積，實現(xiàn)電子元件內(nèi)置基板的小型化。還有，由于第2端子和基 層材隔著絕緣材配置，因而能夠防止兩者間出現(xiàn)電磁干擾。
[0039] 在這種情況下，上述基層材由導(dǎo)電體構(gòu)成，被設(shè)定在接地電位，
[0040] 各上述第2端子和上述基層材之間可以以比上述第1端子間距離大的距離相對。
[0041] 根據(jù)上述結(jié)構(gòu)，即使在電子元件內(nèi)置基板的制作過程等中各電子元件的位置稍微 有些偏移，也能夠防止信號電位側(cè)的第2端子和被設(shè)定在接地電位的基層材相接觸。從而 能夠防止這兩者之間出現(xiàn)電磁干擾，防止多個電子元件出現(xiàn)故障等。還有，由于能夠相對縮 短各第1端子間的距離，因而不僅能夠防止各第1端子間出現(xiàn)電磁干擾，還能夠?qū)崿F(xiàn)電子元 件內(nèi)置基板的小型化。
[0042] 或者，上述多個電子元件可以配置為：它們的上述多個第2端子間隔著上述絕緣 材相對，并且，它們的上述第1端子隔著上述絕緣材與上述基層材相對。
[0043] 根據(jù)上述結(jié)構(gòu)，由于信號電位側(cè)的各第2端子相對，因而與各電子元件配置為接 地電位側(cè)的第1端子和信號電位側(cè)的第2端子相對的情況相比，能夠抑制各電子元件間出 現(xiàn)串擾等相互干擾的情況。
[0044] 在這種情況下，上述基層材由導(dǎo)電體構(gòu)成，被設(shè)定在接地電位，
[0045] 各上述第2端子之間可以以比各上述第1端子和上述基層材之間距離大的距離相 對。
[0046] 根據(jù)上述結(jié)構(gòu)，即使在電子元件內(nèi)置基板的制作過程等中各電子元件的位置稍微 有些偏移，也能夠防止信號電位側(cè)的各第2端子相互接觸。從而防止各信號電位側(cè)的各第 2端子間出現(xiàn)電磁干擾，防止多個電子元件出現(xiàn)故障等。還有，由于能夠相對縮短接地電位 側(cè)的各第1端子和被設(shè)定在接地電位的基層材間的距離，因而不僅能夠防止這兩者之間出 現(xiàn)電磁干擾，還能夠?qū)崿F(xiàn)電子元件內(nèi)置基板的小型化。
[0047] 另外，上述第1端子和上述第2端子分別具有端面和與上述端面相連接的側(cè)表面，
[0048] 上述多個電子元件可以配置為：它們的上述第1端子的側(cè)表面之間隔著上述絕緣 材相對，并且，它們的上述第2端子的側(cè)表面之間隔著上述絕緣材相對，
[0049] 所述側(cè)表面相對的多個第2端子可以相連接。
[0050] 根據(jù)上述結(jié)構(gòu)，在將多個電子元件并聯(lián)時，能夠使該多個電子元件相鄰配置，因而 能夠減小空腔部的橫截面面積，實現(xiàn)電子元件內(nèi)置基板的小型化。
[0051] 在這種情況下，上述基層材由導(dǎo)電體構(gòu)成，被設(shè)定在接地電位，
[0052] 上述多個電子元件配置為：它們的上述第1端子的端面分別與上述基層材相對， 并且，它們的上述第2端子的端面分別與上述基層材相對，
[0053] 上述多個第2端子和上述基層材之間可以以比上述多個第1端子和上述基層材之 間距離大的距離相對。
[0054] 根據(jù)上述結(jié)構(gòu)，即使在電子元件內(nèi)置基板的制作過程等中各電子元件的位置稍微 有些偏移，也能夠防止信號電位側(cè)的第2端子和上述基層材相接觸。從而能夠防止這兩者 之間出現(xiàn)電磁干擾，防止多個電子元件出現(xiàn)故障等。還有，由于能夠相對縮短各第1端子間 的距離，因而不僅能夠防止各第1端子間出現(xiàn)電磁干擾，還能夠?qū)崿F(xiàn)電子元件內(nèi)置基板的 小型化。
[0055] 或者，上述多個電子元件可以形成多個組，該多個組分別包括上述各第2端子相 連接的多個電子元件，
[0056] 上述多個組可以配置為，使組間的電子元件的上述第1端子的端面相對。
[0057] 因此，這能夠使并聯(lián)的多個電子元件的各組隔著接地電位側(cè)的第1端子相對，且 使這些組相鄰配置。因此，即使在1個空腔部內(nèi)配置有多個電子元件的情況下，也能夠減小 空腔部的橫截面面積，實現(xiàn)電子元件內(nèi)置基板的小型化。
[0058] 另外，上述多個電子元件中的2個電子元件在一個坐標軸方向上相對配置，
[0059] 上述2個電子元件的各上述第1端子和各上述第2端子可以配置在平行于上述一 個坐標軸方向的直線上。
[0060] 根據(jù)上述結(jié)構(gòu)，能夠縮短空腔部的一個坐標軸方向上的長度。從而能夠減小空腔 部的橫截面面積，實現(xiàn)電子元件內(nèi)置基板的小型化。
[0061] 上述多個電子元件中的2個電子元件在一個坐標軸方向上相對配置，
[0062] 上述2個電子元件的各上述第1端子和各上述第2端子可以配置在沿垂直于上述 一個坐標軸方向的直線配置。
[0063] 根據(jù)上述結(jié)構(gòu)，這能夠使各第1端子的側(cè)表面在一個坐標軸方向上相對配置，以 及使各第2端子的側(cè)表面在一個坐標軸方向上相對配置。從而縮短空腔部的與一個坐標軸 方向垂直的方向上的長度，減小該空腔部的橫截面的面積，實現(xiàn)電子元件內(nèi)置基板的小型 化。
[0064] 上述多個電子元件中的1個電子元件的上述第1端子和上述第2端子沿一個坐標 軸方向呈直線狀配置，
[0065] 上述多個電子元件中的其他電子元件中的上述第1端子和上述第2端子可以配置 在沿垂直于上述一個坐標軸方向的直線配置。
[0066] 根據(jù)上述結(jié)構(gòu)，能夠配合構(gòu)成多個電子元件的輪廓來設(shè)定空腔部的形狀。從而能 夠進一步減小空腔部的橫截面面積，實現(xiàn)電子元件內(nèi)置基板的小型化。
[0067] 下面，參照【專利附圖】
【附圖說明】本發(fā)明的實施方式。
[0068] 【第1實施方式（圖1?圖3)】
[0069] 圖1是表示本發(fā)明的作為第1實施例的電子元件內(nèi)置基板中的電子元件的配置的 橫剖視圖，圖2是表示具有圖1所示配置的電子元件內(nèi)置基板的結(jié)構(gòu)例的縱剖視圖，圖3是 表示具有圖1所示配置的電子元件內(nèi)置基板的另一個結(jié)構(gòu)例的縱剖視圖。另外，圖1相當 于沿圖2和圖3的A-A線剖切而成的剖視圖。另外，圖1?圖16中的X軸方向、Y軸方向 及Z軸方向表7^分別垂直的3個(坐標）軸方向，X軸方向和Y軸方向表7^水平方向，Z軸方 向表示厚度方向（上下方向）。如圖1?圖3所示，本實施方式的電子元件內(nèi)置基板具有：基 層11，其具有基層材(構(gòu)成基層的材料）lib和空腔部11a ;絕緣層13、17,其分別形成在基 層11上；2個電子元件P1、P2,其收裝在空腔部11a內(nèi)。
[0070] 絕緣層13中具有信號線14和接地線15,該絕緣層13設(shè)置在基層11的上表面上。 信號線14和接地線15分別形成為配置在絕緣層13內(nèi)的一個配線層。在絕緣層13的上表 面上設(shè)置有與信號線14相連接的接線端(觸點）16。
[0071] 與絕緣層13相同，絕緣層17中具有信號線18和接地線19,該絕緣層17設(shè)置在基 層11的下表面上。信號線18和接地線19分別形成為配置在絕緣層17內(nèi)的一個配線層。 在絕緣層17的下表面上設(shè)置有與信號線18相連接的接線端20。
[0072] 絕緣層13、17的厚度例如為30?90 μ m。另外，信號線14、信號線18、接地線15、 接地線19、接線端16及接線端20由銅或銅合金等金屬構(gòu)成，各自的厚度例如為5?25 μ m。
[0073] 基層材lib由銅或銅合金等導(dǎo)電體構(gòu)成，其厚度例如為100?400 μ m?；鶎硬膌ib 與接地線19相連接，其電位設(shè)定在接地電位?？涨徊?1a的橫截面形狀大致呈矩形，該空 腔部11a在Z軸方向（厚度方向)上貫穿基層材lib形成?？涨徊?1a包括被填充到基層材 lib的內(nèi)側(cè)表面和各電子元件P1、P2之間的間隙中的絕緣材12。絕緣材12和各絕緣層13、 17由環(huán)氧樹脂、聚酰亞胺、雙馬來酰亞胺三嗪樹脂、通過使這些樹脂含有由二氧化硅等構(gòu)成 的補強填料而形成的樹脂等合成樹脂(不僅可以使用熱硬化性樹脂還可以使用熱可塑性樹 脂）構(gòu)成。
[0074] 各電子元件P1、P2大致呈長方體形狀，在本實施方式中，其一端部和另一端部位 于平行于X軸方向的一條直線上。各電子元件PI、P2分別具有：第1端子tl，其分別形成 在電子元件PI、P2的一端部上，與接地線15相連接；第2端子t2,其分別形成在電子元件 PI、P2的另一端部上，與信號線14相連接。即，第1端子tl作為接地電位側(cè)端子使用，第 2端子t2作為信號電位側(cè)端子使用。電子元件P1、P2例如可以為電容器、電感器、電阻器、 濾波器等電子元件，此外，可以為相同種類的電子元件的組合，也可以為不同種類的電子元 件的組合。
[0075] 如圖1所示，各第1端子tl分別具有端面til和側(cè)表面tl2。端面til為各電子 元件P1、P2的一端部上的端面，側(cè)表面tl2可以為與端面til相連接且與之大致垂直的面。 同樣，各第2端子t2也分別具有端面t21和側(cè)表面t22。端面t21為各電子元件P1、P2的 一端部上的端面，側(cè)表面t22可以為與端面t21相連接且與之大致垂直的面。
[0076] 如圖1所示，2個電子元件P1、P2配置為：兩個第1端子tl在X軸方向（一個坐標 軸方向）上相對，第1端子tl和第2端子t2配置在平行于X軸方向的一條直線上。即，2 個電子元件P1、P2的第1端子tl的端面til之間隔著絕緣材12以距離CL1相對。另外，2 個電子元件P1、P2的第2端子t2的端面t21隔著絕緣材12以大于距離CL1的距離CL2與 基層材lib (空腔部11a的內(nèi)壁)相對。還有，第1端子tl和第2端子t2的各側(cè)表面tl2、 t22隔著絕緣材12以大于距離CL1的距離(無附圖標記表示)與基層材lib (空腔部11a的 內(nèi)壁）相對。另外，在下面的記載中，"與基層材lib相對"是指與基層材lib的內(nèi)側(cè)表面相 對。
[0077] 在圖2所示的結(jié)構(gòu)例中，各電子元件PI、P2的第1端子tl分別通過導(dǎo)通孔 (through hole,金屬化孔)15a與共用的接地線15相連接。另外，電子元件P1的第2端子 t2通過導(dǎo)通孔14a與一個信號線14 (圖2中的紙面左側(cè)的)相連接，電子元件P2的第2端 子t2通過導(dǎo)通孔14a與另一個信號線14 (圖2中的紙面右側(cè)的信號線）相連接。各信號 線14分別通過導(dǎo)通孔16a與各自相對應(yīng)的接線端16相連接。
[0078] S卩，在圖2所示的結(jié)構(gòu)例中，2個電子元件PI、P2的第1端子tl的電位設(shè)定在接 地電位(例如0V)。另外，可以從各自相對應(yīng)的接線端16分別向2個電子元件PI、P2的第 2端子t2輸入信號。具體來講，除可以向各電子元件PI、P2的第2端子t2輸入不同電位 (例如+3V、+5V或-3V)的信號外，還可以輸入相同電位(例如+3V、+5V或-3V)的信號。這 里所說的信號包括模擬信號和數(shù)字信號。
[0079] 作為另一個結(jié)構(gòu)例，如圖3所示，各電子元件PI、P2的第1端子tl分別通過導(dǎo)通 孔15a與共用的接地線15相連接。另外，電子元件P1的第2端子t2通過導(dǎo)通孔14a與一 個信號線14 (圖3中紙面左側(cè)的）相連接，電子元件P2的第2端子t2通過導(dǎo)通孔14a與 另一個信號線14 (圖3中紙面右側(cè)的）相連接。還有，各信號線14分別通過導(dǎo)通孔16a與 共用的接線端16相連接。
[0080] B卩，在圖3所示的結(jié)構(gòu)例中，2個電子元件P1、P2的作為接地電位側(cè)端子的第1端 子tl的電位為接地電位(例如0V)，從共用的接線端16可以向2個電子元件PI、P2的第2 端子t2輸入信號。具體來講，可以向各電子元件P1、P2的第2端子t2中輸入相同電位(例 如+3V、+5V或-3V)的信號。這里的信號包括模擬信號和數(shù)字信號。
[0081] 采用本實施方式中的電子元件內(nèi)置基板能夠得到如下效果。
[0082] (al)由于2個電子元件P1、P2分別(獨立地）被收裝在1個空腔部11a內(nèi)，因而能 夠使配置在空腔部11a內(nèi)的各電子元件PI、P2具有較高的配置自由度(位置和朝向的自由 度)。另外，收裝在空腔部11a內(nèi)的2個電子元件PI、P2配置為，使作為接地電位側(cè)端子的 兩個第1端子tl以非接觸的方式相對。因此，與各電子元件P1、P2配置為使作為接地電位 側(cè)端子的第1端子tl和作為信號電位側(cè)端子的第2端子t2相對的情況相比，能夠抑制電 子元件P1、P2間出現(xiàn)串擾等相互干擾的情況。
[0083] (a2)由于2個電子元件PI、P2的作為接地電位側(cè)端子的第1端子tl相對，因而 能夠極大地縮短第1端子tl間的距離CL1，能夠縮短腔部11a在X軸方向上的空長度。從 而減小空腔部11a的橫截面的面積。實現(xiàn)電子元件內(nèi)置基板的小型化。
[0084] (a3)由于2個電子元件P1、P2的作為信號電位側(cè)端子的各第2端子t2分別以大 于上述距離CL1的距離CL2等與基層材lib (空腔部11a的內(nèi)壁）相對，所以，即使在電子 元件內(nèi)置基板的制作過程中各電子元件PI、P2的位置稍微有些偏移，也能夠避免各電子元 件P1、P2的第2端子t2與處于接地電位的基層材lib相接觸。因此，能夠防止因第2端子 t2和基層材lib的接觸而引起的電磁干擾，能夠防止電子元件PI、P2出現(xiàn)故障等。還有， 即使第1端子tl之間相接觸或者相接近，由于第1端子tl都是處于接地電位的，因而它們 之間也不會產(chǎn)生電磁干擾。從而能夠防止電子元件P1、P2出現(xiàn)故障等。
[0085] (a4)連接各電子元件PI、P2的第1端子tl和第2端子t2的直線與X軸方向平 行，該電子元件P1、P2沿X軸方向大致呈直線配置，因而能夠縮短空腔部11a的Y軸方向上 的長度。從而能夠進一步減小空腔部11a的橫截面的面積，實現(xiàn)電子元件內(nèi)置基板的小型 化。
[0086] (a5)在圖2所示的結(jié)構(gòu)例中具有如下配線結(jié)構(gòu)：在與各電子元件P1、P2的第2端 子t2相連接的2個信號線14之間配置有接地線15。因此，在相同結(jié)構(gòu)例中，能夠抑制在向 各第2端子t2分別輸入不同電位或相同電位的信號時，這2個信號線14間產(chǎn)生噪音以及 干擾。
[0087] 【第2實施方式（圖4?圖6)】
[0088] 圖4是表示本發(fā)明的作為第2實施例的電子元件內(nèi)置基板中的電子元件的配置的 橫剖視圖，圖5是表示具有圖4所示配置的電子元件內(nèi)置基板的結(jié)構(gòu)例的縱剖視圖，圖6是 表示具有圖4所示配置的電子元件內(nèi)置基板的另一個結(jié)構(gòu)例的縱剖視圖。另外，圖4相當 于沿圖5和圖6中的B-B線剖切而成的剖視圖。
[0089] 如圖4?圖6所不，本實施方式的電子兀件內(nèi)置基板具有：基層11，其具有基層材 lib和空腔部11a ;絕緣層13、17,其分別形成在基層11上；2個電子元件PI、P2,其收裝在 空腔部11a內(nèi)。
[0090] 絕緣層13中具有信號線14和接地線15,該絕緣層13設(shè)置在基層11的上表面上。 信號線14和接地線15分別形成為配置在絕緣層13內(nèi)的一個配線層。在絕緣層13的上表 面設(shè)置有與信號線14相連接的接線端16。
[0091] 與絕緣層13相同，絕緣層17中具有信號線18和接地線19,該絕緣層17設(shè)置在基 層11的下表面上。信號線18和接地線19分別形成為配置在絕緣層17內(nèi)的一個配線層。 在絕緣層17的下表面上設(shè)置有與信號線18相連接的接線端20。
[0092] 絕緣層13和絕緣層17的厚度例如為30?90 μ m。另外，信號線14、信號線18、 接地線15、接地線19、接線端16及接線端20由銅或銅合金等金屬構(gòu)成，各自的厚度例如為 5 ?25 μ m〇
[0093] 基層材lib由銅或銅合金等導(dǎo)電體構(gòu)成，其厚度例如為100?400 μ m?；鶎硬膌ib 與接地線19相連接，被設(shè)定在接地電位。空腔部11a的橫截面大致呈矩形，該空腔部11a在 Z軸方向（厚度方向）上貫穿基層材lib而形成?？涨徊?1a包括被填充到基層材lib的內(nèi) 側(cè)表面和各電子元件P1、P2之間的間隙中的絕緣材12。絕緣材12和各絕緣層13、17由環(huán) 氧樹脂、聚酰亞胺、雙馬來酰亞胺三嗪樹脂、通過使這些樹脂含有由二氧化硅等構(gòu)成的補強 填料而形成的樹脂等合成樹脂(不僅可以使用熱硬化性樹脂還可以使用熱可塑性樹脂）構(gòu) 成。
[0094] 各電子元件P1、P2大致呈長方體形狀，在本實施方式中，其一端部和另一端部位 于平行于X軸方向的一條直線上。各電子元件PI、P2具有：第1端子tl，其分別形成在電 子元件PI、P2的一端部上，與接地線15相連接；第2端子t2,其分別形成在電子元件P1、 P2的另一端部上，與信號線14相連接。即，第1端子tl作為接地電位側(cè)端子使用，第2端 子t2作為信號電位側(cè)端子使用。各電子元件P1、P2例如可以為電容器、電感器、電阻器、濾 波器等電子元件，另外，可以為相同種類的電子元件的組合，也可以為不同種類的電子元件 的組合。
[0095] 如圖4所示，各第1端子tl分別具有端面til和側(cè)表面tl2。端面til為各電子 元件P1、P2的一端部上的端面，側(cè)表面tl2可以為與端面til相連接且與之大致垂直的面。 同樣，各第2端子t2也分別具有端面t21和側(cè)表面t22。端面t21為各電子元件P1、P2的 一端部上的端面，側(cè)表面t22可以為與端面t21相連接且與之大致垂直的面。
[0096] 如圖4所示，2個電子元件P1、P2配置為：兩個第2端子t2在X軸方向（一個坐標 軸方向）上相對，第1端子tl和第2端子t2沿著平行于X軸方向的一條直線配置。即，各 第1端子tl的端面til隔著絕緣材12以距離CL3與基層材lib (空腔部11a的內(nèi)壁）相 對。另外，兩個第2端子t2的端面t21之間隔著絕緣材12以大于距離CL3的距離CL4相 對。還有，第1端子tl和第2端子t2的各側(cè)表面tl2、t22隔著絕緣材12以大于距離CL3 的距離(無附圖標記表示）與基層材lib (空腔部11a的內(nèi)壁）相對。
[0097] 在圖5所示的結(jié)構(gòu)例中，電子元件P1的第1端子tl通過導(dǎo)通孔15a與一個接地 線15 (圖5中紙面左側(cè)的）相連接，電子元件P2的第1端子tl通過導(dǎo)通孔15a與另一個 接地線15 (圖5中紙面右側(cè)的)相連接。另外，電子元件P1的第2端子t2通過導(dǎo)通孔14a 與一個信號線14 (圖5中紙面的左側(cè))相連接，電子元件P2的第2端子t2通過導(dǎo)通孔14a 與另一個信號線14 (圖5中紙面右側(cè)的）相連接。還有，各信號線14分別通過導(dǎo)通孔16a 與各自相對應(yīng)的接線端16相連接。
[0098] S卩，在圖5所示的結(jié)構(gòu)例中，2個電子元件P1、P2的各第1端子tl為接地電位(例 如0V)，從各自相對應(yīng)的接線端16可以獨立地向2個電子元件PI、P2的第2端子t2輸入 信號。具體來講，除可以向各電子元件PI、P2的第2端子t2輸入不同電位(例如+3V、+5V 或-3V)的信號外，還可以輸入相同電位(例如+3V、+5V或-3V)的信號。這里所說的信號包 括模擬信號和數(shù)字信號。
[0099] 在另一個結(jié)構(gòu)例中，如圖6所示，電子元件P1的第1端子tl通過導(dǎo)通孔15a與一 個接地線15 (圖6中紙面左側(cè)的)連接，電子元件P2的第1端子tl通過導(dǎo)通孔15a與另一 個接地線15 (圖6中紙面右側(cè)的）相連接。另外，電子元件P1的第2端子t2通過導(dǎo)通孔 14a與一個信號線14 (圖6中紙面左側(cè)的)相連接，電子元件P2的第2端子t2通過導(dǎo)通孔 14a與另一個信號線14 (圖6中紙面右側(cè)的）相連接。還有，各信號線14分別通過導(dǎo)通孔 16a與一個共用的接線端16相連接。
[0100] S卩，在圖6所示的結(jié)構(gòu)例中，2個電子元件P1、P2的各第1端子tl為接地電位(例 如0V)，從共用的接線端16向2個電子元件P1、P2的第2端子t2輸入信號。具體來講，向 各電子元件P1、P2的第2端子t2輸入相同電位(例如+3V、+5V或-3V)的信號。這里所說 的信號可以是模擬信號也可以是數(shù)字信號。
[0101] 采用本實施方式的電子元件內(nèi)置基板能夠得到如下效果。
[0102] (bl)由于2個電子元件P1、P2分別收裝在1個空腔部11a內(nèi)，因而能夠使配置在 空腔部11a內(nèi)的各電子元件PI、P2具有較高的配置自由度(位置和朝向的自由度)。另外， 收裝在空腔部11a內(nèi)的2個電子元件P1、P2配置為，使作為信號電位側(cè)端子的第2端子t2 以非接觸的方式相對。因此，與各電子元件PI、P2配置為使作為接地電位側(cè)端子的第1端 子tl和作為信號電位側(cè)端子的第2端子t2相對的情況相比，能夠抑制電子元件PI、P2間 出現(xiàn)串擾等相互干擾的情況。
[0103] (b2)由于2個電子元件PI、P2的接地電位側(cè)的各第1端子tl與基層材lib (空 腔部11a的內(nèi)壁)相對，因而能夠極大地縮短第1端子tl和基層材lib (外表面)之間的距 離CL3,能夠縮短空腔部11a在X軸方向上的長度。從而減小空腔部11a的橫截面的面積。 實現(xiàn)電子元件內(nèi)置基板的小型化。
[0104] (b3) 2個電子元件PI、P2的第2端子t2之間以大于上述距離CL3的距離CL4等 相對。所以，即使在電子元件內(nèi)置基板的制作過程中各電子元件PI、P2的位置稍微有些偏 移，也能夠避免各電子元件P1、P2的各第2端子t2之間相接觸，以及避免各第2端子t2與 基層材lib相接觸。因此，能夠防止因各第2端子t2和基層材lib的接觸而引起的電磁干 擾，能夠防止電子元件P1、P2出現(xiàn)故障等。還有，由于第1端子tl被設(shè)定在接地電位，因此， 即使使該第1端子tl與同樣被設(shè)定在接地電位的基層材lib (空腔部11a的內(nèi)壁）相接觸 或相接近，也不會產(chǎn)生電磁干擾。從而也能夠防止電子元件P1、P2出現(xiàn)故障等。
[0105] (b4)連接各電子元件PI、P2的第1端子tl和第2端子t2的直線方向與X軸方 向平行，該電子元件PI、P2沿X軸方向大致呈直線配置，因此，能夠縮短空腔部11a的Y軸 方向上的長度。從而能夠進一步減小空腔部11a的橫截面的面積，實現(xiàn)電子元件內(nèi)置基板 的小型化。
[0106] (b5)在2個電子元件PI、P2中，由于能夠縮短各第1端子tl與基層材lib之間 的距離CL3,因而能夠進一步擴大第2端子間的距離CL4。因此，如圖5中的結(jié)構(gòu)例所示，向 各電子元件P1、P2的各第2端子t2分別輸入不同或相同電位的信號時，由于能夠極大地擴 大與各第2端子t2相連接的2個信號線14間的距離，從而能夠抑制這2個信號線14間產(chǎn) 生噪音干擾。
[0107] 【第3實施方式（圖7和圖8)】
[0108] 圖7是表示本發(fā)明的作為第3實施例的電子元件內(nèi)置基板中的電子元件的配置的 橫剖視圖，圖8是表示具有圖7所示配置的電子元件內(nèi)置基板的結(jié)構(gòu)例的縱剖視圖。另外， 圖7相當于沿圖8中的C-C線剖切而成的剖視圖。
[0109] 如圖7和圖8所示，本實施方式的電子元件內(nèi)置基板具有：基層11，其具有基層材 lib和空腔部11a ;絕緣層13、17,其分別形成在基層11上；2個電子元件PI、P2,其收裝在 空腔部11a內(nèi)。
[0110] 絕緣層13中具有信號線14和接地線15,絕緣層設(shè)置在基層11的上表面上。信號 線14和接地線15分別形成為配置在絕緣層13內(nèi)的一個配線層。在絕緣層13的上表面上 設(shè)置有與信號線14相連接的接線端16。
[0111] 與絕緣層13相同，絕緣層17具有信號線18和接地線19,絕緣層17設(shè)置在基層 11的下表面上。信號線18和接地線19分別形成為配置在絕緣層17內(nèi)的一個配線層。在 絕緣層17的下表面上設(shè)置有與信號線18相連接的接線端20。
[0112] 絕緣層13、17的厚度例如為30?90 μ m。另外，信號線14、信號線18、接地線15、 接地線19、接線端16及接線端20由銅或銅合金等金屬構(gòu)成，各自的厚度例如為5?25 μ m。
[0113] 基層材lib由銅或銅合金等導(dǎo)電體構(gòu)成，其厚度例如為100?400 μ m?；鶎硬膌ib 與接地線19相連接，被設(shè)定在接地電位。空腔部11a的橫截面大致呈矩形，該空腔部11a在 Z軸方向（厚度方向）上貫穿基層材lib而形成?？涨徊?1a包括被填充到基層材lib的內(nèi) 側(cè)表面和各電子元件P1、P2之間的間隙中的絕緣材12。絕緣材12和各絕緣層13、17由環(huán) 氧樹脂、聚酰亞胺、雙馬來酰亞胺三嗪樹脂、通過使這些樹脂含有由二氧化硅等構(gòu)成的補強 填料而形成的樹脂等合成樹脂(不僅可以使用熱硬化性樹脂還可以使用熱可塑性樹脂）構(gòu) 成。
[0114] 各電子元件P1、P2大致呈長方體形狀，在本實施方式中，其一端部和另一端部位 于平行于X軸方向的一條直線上。各電子元件PI、P2具有：第1端子tl，其分別形成在電 子元件PI、P2的一端部上，與接地線15相連接；第2端子t2,其分別形成在電子元件P1、 P2的另一端部上，與信號線14相連接。即，第1端子tl作為接地電位側(cè)端子使用，第2端 子t2作為信號電位側(cè)端子使用。電子元件PI、P2例如可以為電容器、電感器、電阻器、濾波 器等電子元件，另外，可以為相同種類的電子元件的組合，也可以為不同種類的電子元件的 組合。
[0115] 如圖7所示，各第1端子tl分別具有端面til和側(cè)表面tl2。端面til為各電子 元件PI、P2的一端部的端面，側(cè)表面tl2可以為與端面til相連接且與之大致垂直的面。 同樣，各第2端子t2也分別具有端面t21和側(cè)表面t22。端面t21為各電子元件P1、P2的 一端部的端面，側(cè)表面t22可以為與端面t21相連接且與之大致垂直的面。
[0116] 如圖7所示，2個電子元件P1、P2配置為：二者的第1端子tl在Y軸方向（一個坐 標軸方向）上相對，并且，二者的第2端子t2也在Y軸方向上相對。即，2個電子元件P1、 P2在Y軸方向上相對配置，各電子元件P1、P2的第1端子tl和第2端子t2配置在平行于 X軸方向（與一個坐標軸方向垂直的方向）的一條直線上。另外，各第1端子tl的兩個側(cè)表 面tl2之間隔著絕緣材12相對，各第1端子tl的端面til分別隔著絕緣材12以大于距離 CL5的距離CL6與基層材lib (空腔部11a的內(nèi)壁)相對。還有，第1端子tl和第2端子t2 的各側(cè)表面tl2、t22中、不相對的側(cè)表面tl2、t22隔著絕緣材12以大于距離CL5的距離 (無附圖標記表示）與基層材lib (空腔部11a的內(nèi)壁）相對。
[0117] 在圖8所示的結(jié)構(gòu)例中，電子元件P1、P2的作為接地電位側(cè)端子的(下面有時僅稱 為"接地電位側(cè)"）第1端子tl通過導(dǎo)通孔15a與共用的接地線15相連接。另外，電子元 件P1的第2端子t2通過導(dǎo)通孔14a與一個信號線14相連接，電子元件P2的第2端子t2 通過導(dǎo)通孔14a與另一個信號線14 (圖8中未表示）相連接。這樣，側(cè)表面t22在Y軸方 向上相對的電子元件PI、P2的各第2端子t2相互連接，使電子元件PI、P2并連。
[0118] S卩，在圖8所示的結(jié)構(gòu)例中，2個電子元件P1、P2的第1端子tl為接地電位(例如 0V)，從共用的接線端16可以向2個電子元件PI、P2的第2端子t2輸入信號。具體來講， 可以向各電子兀件PI、P2的第2端子t2中輸入相同電位(例如+3V、+5V或-3V)的信號。 這里的信號沒有模擬和數(shù)字的分別。
[0119] 另外，作為另一個結(jié)構(gòu)(參考圖8)的例子，可以使電子元件P1、P2的各第2端子t2 分別與不同的接線端16相連接，各接線端16通過未圖示的配線等相連接等，從而使這些第 2端子t2相連接。因而能夠向各電子元件P1、P2的第2端子t2輸入相同電位的信號。
[0120] 這樣，在將2個電子元件PI、P2并聯(lián)起來作為一個功能電路使用時，由于在2個電 子元件P1、P2間不會產(chǎn)生串擾等相互干擾的問題，因而可以使信號電位側(cè)的第2端子t2相 鄰接。另外，"并聯(lián)"是指多個電子元件的第1端子tl間相連接且這些電子元件的第2端子 t2之間相連接的情況等。另外，關(guān)于具體的連接方法并沒有特別限定，通過接線端16或其 他配線等使各第1端子tl間和各第2端子t2間電連接，可以實際形成并聯(lián)電路即可。
[0121] 采用本實施方式的電子元件內(nèi)置基板能夠得到如下效果。
[0122] (cl)由于2個電子元件P1、P2分別被收裝在1個空腔部11a內(nèi)，因而能夠使配置 在空腔部11a內(nèi)的各電子元件P1、P2具有較高的配置自由度(位置和朝向的自由度)。另外， 2個電子元件P1、P2配置為，使接地電位側(cè)的第1端子tl以非接觸方式相對以及使信號電 位側(cè)的第2端子t2以非接觸方式相對。擴大2個電子元件PI、P2的信號電位側(cè)的各第2 端子t2和基層材lib (空腔部11a的內(nèi)壁）間的距離CL6能夠抑制該第2端子t2和接地 電位相互干擾(第2端子t2對基層材lib的接地電位造成干擾等)。
[0123] (c2)由于是2個電子元件P1、P2的接地電位側(cè)的各第1端子tl與基層材lib相 對，因而能夠極大地縮短各第1端子tl和基層材llb(空腔部11a的內(nèi)壁)之間的距離CL5， 縮短空腔部11a的X軸方向上的長度。從而能夠減小空腔部11a的橫截面的面積，實現(xiàn)電 子元件內(nèi)置基板的小型化。
[0124] (c3) 2個電子元件PI、P2的信號電位側(cè)的各第2端子t2以大于上述距離CL5的 距離CL6等與基層材lib (空腔部11a的內(nèi)壁）相對。因此，即使在電子元件內(nèi)置基板的制 作過程中各電子元件P1、P2的位置稍微有些偏移，也能夠避免各電子元件P1、P2的信號電 位側(cè)的第2端子t2與被設(shè)定在接地電位的基層材lib相接觸。因此，這不僅能夠防止因各 第2端子t2和基層材lib的接觸而引起的電磁干擾，還能夠防止電子元件P1、P2出現(xiàn)故障 等。還有，由于第1端子被設(shè)定在接地電位，因此，即使使該第1端子tl與同樣被設(shè)定在接 地電位的基層材lib (空腔部11a的內(nèi)壁）相接觸或相接近，也不會產(chǎn)生電磁干擾。從而也 能夠防止電子元件PI、P2出現(xiàn)故障等。
[0125] (c4)配置電子元件P1、P2時，使連接電子元件P1的第1端子tl和第2端子t2的 直線與連接電子元件P2的第1端子tl和第2端子t2的直線大致平行，因此，能夠縮短空 腔部11a的Y軸方向上的長度。從而進一步減小空腔部11a的橫截面的面積，實現(xiàn)電子元 件內(nèi)置基板的小型化。
[0126] 【第4實施方式（圖9和圖10)】
[0127] 圖9是表示本發(fā)明的作為第4實施例的電子元件內(nèi)置基板中電子元件的配置的橫 剖視圖，圖10是表示具有圖9所示配置的電子元件內(nèi)置基板的結(jié)構(gòu)例的縱剖視圖。另外， 圖9相當于沿圖10中的D-D線剖切而成的剖視圖。
[0128] 如圖9和圖10所不，本實施方式的電子兀件內(nèi)置基板具有：基層11，其具有基層 材lib和空腔部11a;絕緣層13、17,其分別形成在基層11上；2個電子元件P1、P2,其收裝 在空腔部11a內(nèi)。
[0129] 絕緣層13中具有信號線14和接地線15,絕緣層13設(shè)置在基層11的上表面上。 信號線14和接地線15分別形成為配置在絕緣層13內(nèi)的一個配線層。在絕緣層13的上表 面上設(shè)置有與信號線14相連接的接線端16。
[0130] 與絕緣層13相同，絕緣層17中具有信號線18和接地線19,絕緣層17設(shè)置在基層 11的下表面上。信號線18和接地線19分別形成為配置在絕緣層17內(nèi)的一個配線層。在 絕緣層17的下表面上設(shè)置有與信號線18相連接的接線端(端子）20。
[0131] 絕緣層13、17的厚度例如為30?90 μ m。另外，信號線14、信號線18、接地線15、 接地線19、接線端16及接線端20由銅或銅合金等金屬構(gòu)成，各自的厚度例如為5?25 μ m。
[0132] 基層材lib由銅或銅合金等導(dǎo)電體構(gòu)成，其厚度例如為100?400 μ m?；鶎硬膌ib 與接地線19相連接，被設(shè)定在接地電位。空腔部11a的橫截面大致呈矩形，該空腔部11a在 Z軸方向（厚度方向）上貫穿基層材lib而形成?？涨徊?1a包括被填充到基層材lib的內(nèi) 側(cè)表面和各電子元件P1、P2之間的間隙中的絕緣材12。絕緣材12和各絕緣層13、17由環(huán) 氧樹脂、聚酰亞胺、雙馬來酰亞胺三嗪樹脂、通過使這些樹脂含有由二氧化硅等構(gòu)成的補強 填料而形成的樹脂等合成樹脂(不僅可以使用熱硬化性樹脂還可以使用熱可塑性樹脂）構(gòu) 成。
[0133] 各電子元件P1、P2大致呈長方體形狀，電子元件P1的一端部和另一端部位于平行 于X軸方向的一條直線上，電子元件P2的一端部和另一端部位于平行于Y軸方向的一條直 線上。各電子元件PI、P2分別具有：第1端子tl，其分別形成在各電子元件PI、P2的一端 部上，與接地線15相連接；第2端子t2,其分別形成在各電子元件P1、P2的另一端部上，與 信號線14相連接。電子元件PI、P2例如可以為電容器、電感器、電阻器、濾波器等電子元 件，另外，可以為相同種類的電子元件的組合，也可以為不同種類的電子元件的組合。
[0134] 如圖9所示，各第1端子tl分別具有端面til和側(cè)表面tl2。端面til為各電子 元件P1、P2的一端部上的端面，側(cè)表面tl2可以為與端面til相連接且與之大致垂直的面。 同樣，各第2端子t2也分別具有端面t21和側(cè)表面t22。端面t21為各電子元件P1、P2的 一端部上的端面，側(cè)表面t22可以為與端面t21相連接且與之大致垂直的面。
[0135] 如圖9所示，2個電子元件P1、P2配置為：二者的第1端子tl在Y軸方向上相對， 連接電子元件P1的第1端子tl和第2端子t2的直線與連接電子元件P2的第1端子tl 和第2端子t2的直線大致呈直角。即，電子元件P1的第1端子tl和第2端子t2配置在 平行于X軸(一個坐標軸方向)的一條直線上，電子元件P2的第1端子tl和第2端子t2配 置在平行于Y軸(與一個坐標軸方向垂直的方向）的一條直線上。另外，電子元件P1的第1 端子tl的側(cè)表面tl2隔著絕緣材12以距離CL7與電子元件P2的第1端子tl的端面til 相對。電子元件P1的第2端子t2的側(cè)表面t22隔著絕緣材12以大于距離CL7的距離CL8 與基層材lib (空腔部11a的內(nèi)壁）相對，而且，電子元件P2的第2端子t2的端面t21隔 著絕緣材12以大于距離CL8與基層材lib (空腔部11a的內(nèi)壁）相對。還有，電子元件P1 的第2端子t2的端面t21和電子元件P2的第2端子t2的側(cè)表面t22隔著絕緣材12以大 于距離CL7的距離(無附圖標記表示）與基層材lib (空腔部11a的內(nèi)壁）相對。
[0136] 在圖10所示的結(jié)構(gòu)例中，各電子元件P1、P2的各第1端子tl通過導(dǎo)通孔15a與 共用的接地線15相連接。另外，電子元件P1的第2端子t2通過導(dǎo)通孔14a與一個信號線 14相連接，電子元件P2的第2端子t2通過導(dǎo)通孔14a與另一個信號線14 (圖10中未表 示）相連接。還有，各信號線14通過導(dǎo)通孔16a分別與各自相對應(yīng)的接線端16相連接。
[0137] 即，在圖10所示的結(jié)構(gòu)例中，2個電子元件P1、P2的第1端子tl被設(shè)定在接地電 位(例如0V)。另外，從各自相對應(yīng)的接線端16可以獨立地向2個電子元件P1、P2的第2端 子t2輸入信號。具體來講，除可以向各2個電子元件PI、P2的第2端子t2輸入不同電位 (例如+3V、+5V或-3V)的信號外，還可以輸入相同電位(例如+3V、+5V或-3V)的信號。這 里的信號包括模擬和數(shù)字。
[0138] 作為另一個結(jié)構(gòu)例（引用圖10)，各電子元件P1、P2的各第1端子tl通過導(dǎo)通孔 15a與共用的接地線15相連接。另外，電子元件P1的第2端子t2通過導(dǎo)通孔14a與一個 信號線14相連接，電子元件P2的第2端子t2通過導(dǎo)通孔14a與另一個信號線14 (圖10 中未表示）相連接。還有，各信號線14分別通過導(dǎo)通孔16a與接線端16相連接。
[0139] 即，在該結(jié)構(gòu)例中，收裝在空腔部11a內(nèi)的2個電子元件PI、P2的各第1端子tl 為接地電位(例如0V)，從共用的接線端16可以向2個電子元件P1、P2的各第2端子t2輸 入信號。具體來講，可以向各電子兀件P1、P2的各第2端子t2輸入相同電位(例如+3V、+5V 或-3V)的信號。這里所說的信號包括模擬和數(shù)字。
[0140] 采用本實施方式的電子元件內(nèi)置基板能夠得到如下效果。
[0141] (dl)由于2個電子元件P1、P2獨立地收裝在1個空腔部11a內(nèi)，因而能夠使配置 在空腔部11a內(nèi)的各電子元件P1、P2具有較高的配置自由度(位置和朝向的自由度)。另外， 收裝在1個空腔部11a內(nèi)的2個電子元件P1、P2配置為，使接地電位側(cè)的各第1端子tl以 非接觸方式相對，因此，與各電子元件PI、P2配置為接地電位側(cè)的第1端子tl和信號電位 側(cè)的第2端子t2相對的情況相比，能夠抑制各電子元件P1、P2間出現(xiàn)串擾等相互干擾的情 況。
[0142] (d2)由于2個電子元件PI、P2的接地電位側(cè)的各第1端子tl相對，因而這不僅 能夠極大地縮短第1端子tl間的距離CL7,還能夠縮短空腔部11a的Y軸方向上的長度。 從而減小空腔部11a的橫截面的面積，實現(xiàn)電子元件內(nèi)置基板的小型化。
[0143] (d3) 2個電子元件PI、P2的信號電位側(cè)的各第2端子t2以大于上述距離CL7的 距離CL8等與基層材lib (空腔部11a的內(nèi)壁）相對。因此，即使在電子元件內(nèi)置基板的制 作過程中各電子元件P1、P2的位置稍微有些偏移，也能夠避免各電子元件P1、P2的信號電 位側(cè)的第2端子t2與被設(shè)定在接地電位的基層材lib相接觸。因此，這不僅能夠防止因各 第2端子t2和基層材lib的接觸而引起的電磁干擾，還能夠防止電子元件PI、P2出現(xiàn)故 障等。還有，即使被設(shè)定在接地電位的第1端子tl相接觸或相接近，也不會產(chǎn)生電磁干擾。 因而也能夠防止電子元件P1、P2出現(xiàn)故障等。
[0144] (d4)由于連接電子元件P1的第1端子tl和第2端子t2的直線與連接電子元件 P2的第1端子tl和第2端子t2的直線大致呈直角，因而，可以配合構(gòu)成2個電子元件P1、 P2的輪廓來設(shè)定空腔部11a的形狀。從而能夠進一步減小空腔部11a的橫截面的面積，實 現(xiàn)電子元件內(nèi)置基板的小型化。
[0145] 【第5實施方式（圖11?圖13)】
[0146] 圖11是表示本發(fā)明的作為第5實施例的電子元件內(nèi)置基板中的電子元件的配置 的橫剖視圖，圖12是表示具有圖11所示配置的電子元件內(nèi)置基板的結(jié)構(gòu)例的縱剖視圖，圖 13是表示具有圖11所示配置的電子元件內(nèi)置基板的另一個結(jié)構(gòu)例的縱剖視圖。另外，圖 11相當于沿圖12和圖13的E-E線剖切而成的剖視圖。
[0147] 如圖11?圖13所示，本實施方式的電子元件內(nèi)置基板具有：基層11，其具有基層 材lib和空腔部11a ;絕緣層13、17,其分別形成在基層11上；4個電子元件P1?P4,其收 裝在空腔部11a內(nèi)。
[0148] 絕緣層13中具有信號線14和接地線15,且設(shè)置在基層11的上表面上。信號線 14和接地線15分別形成為配置在絕緣層13內(nèi)的一個配線層。在絕緣層13的上表面上設(shè) 置有與信號線14相連接的接線端16。
[0149] 與絕緣層13相同，絕緣層17具有信號線18和接地線19,且設(shè)置在基層11的下表 面上。信號線18和接地線19分別形成為配置在絕緣層17內(nèi)的一個配線層。在絕緣層17 的下表面上設(shè)置有與信號線18相連接的接線端20。
[0150] 絕緣層13、17的厚度例如為30?90 μ m。另外，信號線14、信號線18、接地線15、 接地線19、接線端16及接線端20由銅或銅合金等金屬構(gòu)成，各厚度例如為5?25 μ m。
[0151] 基層材1 lb由銅或銅合金等導(dǎo)電體構(gòu)成，其厚度例如為100?400 μ m?；鶎硬? lb 與接地線19相連接，被設(shè)定在接地電位?？涨徊?1a的橫截面形狀大致呈矩形，該空腔部 11a在Z軸方向（厚度方向）上貫穿基層材lib形成?？涨徊?1a包括被填充到基層材lib 的內(nèi)側(cè)表面和各電子元件P1?P4之間的間隙中的絕緣材12。絕緣材12和各絕緣層13、 17由環(huán)氧樹脂、聚酰亞胺、雙馬來酰亞胺三嗪樹脂、通過使這些樹脂含有由二氧化硅等構(gòu)成 的補強填料而形成的樹脂等合成樹脂(不僅可以使用熱硬化性樹脂還可以使用熱可塑性樹 脂）構(gòu)成。
[0152] 各電子元件P1?P4大致呈長方體形狀，在本實施方式中，其一端部和另一端部配 置在平行于X軸方向的一條直線上。各電子元件P1?P4分別具有：第1端子tl，其分別 形成在各電子元件P1?P4的一端部上，與接地線15相連接；第2端子t2,其分別形成在 各電子元件P1?P4的另一端部上，與信號線14相連接。即，第1端子tl作為接地電位側(cè) 端子(有時也僅稱為"接地電位側(cè)"）使用，第2端子t2作為信號電位側(cè)端子(有時也僅稱為 "信號電位側(cè)")使用。電子元件P1?P4例如可以為電容器、電感器、電阻器、濾波器等電子 元件，另外，可以為相同種類的電子元件的組合，可以為不同種類的電子元件的組合。
[0153] 如圖11所示，各第1端子tl分別具有端面til和側(cè)表面tl2。端面til為各電子 元件P1?P4的一端部上的端面，側(cè)表面tl2可以為與端面til相連接且與之大致垂直的 面。同樣，各第2端子t2也分別具有端面t21和側(cè)表面t22。端面t21為各電子元件P1? P4的一端部上的端面，側(cè)表面t22可以為與端面t21相連接且與之大致垂直的面。
[0154] 如圖11所示，4個電子元件P1?P4配置為：它們的第1端子tl在X軸方向（一個 坐標軸方向)上兩兩相對配置，它們各自的第1端子tl和第2端子t2配置在平行于X軸方 向的一條直線上。另外，在本實施方式中，4個電子元件P1?P4分別形成組G1和組G2,該 組G1包括第2端子t2相連接的電子元件P1和P3,該組G2包括第2端子t2相連接的電子 元件P2和P4。組G1中的電子元件P1和P3配置為：二者的第1端子tl的側(cè)表面tl2之 間隔著絕緣材12相對，二者的第2端子t2的側(cè)表面t22之間隔著絕緣材12相對。同樣， 組G2中的電子元件P2和P4配置為：二者的第1端子tl的側(cè)表面tl2之間隔著絕緣材12 相對，二者的第2端子t2的側(cè)表面t22之間隔著絕緣材12相對。
[0155] 在G1和G2這2個組中，包含在組G1中的電子元件P1和P3的各第1端子tl的 端面til與包含在組G2中的電子元件P2和P4的各第1端子tl的端面til在X軸方向上 相對。即，電子元件P1的第1端子tl的端面til和電子元件P2的第1端子tl的端面til 以距離CL9相對配置，電子元件P3的第1端子tl的端面til和電子元件P4的第1端子tl 的端面til以距離CL9相對配置。另外，各第2端子t2的端面t21隔著絕緣材12以大于 距離CL9的距離CLIO與基層材lib (空腔部11a的內(nèi)壁）相對配置。還有，第1端子tl和 第2端子t2的各側(cè)表面tl2、t22中、不相對一側(cè)的側(cè)表面tl2、t22隔著絕緣材12以大于 距離CL9的距離(無符號表示）與基層材lib (空腔部11a的內(nèi)壁）相對。
[0156] 在圖12所示的結(jié)構(gòu)例中，電子元件P1和P3的各第1端子tl通過導(dǎo)通孔15a與 共用的接地線15 (圖12中的紙面左側(cè))相連接，電子元件P2和P4的各第1端子tl通過導(dǎo) 通孔15a與共用的接地線15 (圖12中的紙面右側(cè))相連接。電子元件P1的第2端子t2通 過導(dǎo)通孔14a與第1信號線14 (圖12中紙面左側(cè)的）相連接，電子元件P2的第2端子t2 通過導(dǎo)通孔14a與第2信號線14 (圖12中紙面右側(cè)的）相連接，還有，電子元件P3的第2 端子t2通過導(dǎo)通孔14a與第3信號線14 (圖12中未表示）相連接，電子元件P4的第2端 子t2通過導(dǎo)通孔14a與第4信號線14 (圖12中未表示）相連接。另外，電子元件P1所連 接的第1信號線14和電子元件P2所連接的第2信號線14分別通過各自相對應(yīng)的導(dǎo)通孔 16a與共用的接線端16相連接。另外，電子元件P3所連接的第3信號線14和電子元件P4 所連接的第4信號線14通過各自相對應(yīng)的導(dǎo)通孔16a與一個共用的接線端16相連接。
[0157] 這樣，側(cè)表面t22在Y軸方向上相對的電子元件PI、P3的第2端子t2相連接，側(cè) 表面t22在Y軸方向上相對的電子元件P2、P4的第2端子t2相連接。因此，在本結(jié)構(gòu)例 中，使得電子元件PI、P3并聯(lián)，電子元件P2、P4并聯(lián)。
[0158] S卩，在圖12所示的結(jié)構(gòu)例中，收裝在空腔部11a內(nèi)的4個電子元件P1?P4的各 第1端子tl被設(shè)定在接地電位(例如0V)。另外，從共用的接線端16可以向在Y軸方向上 相對的電子元件PI、P3的各第2端子t2輸入信號。同樣，從共用的接線端16也可以向在 Y軸方向上相對的電子兀件P2、P4的各第2端子t2輸入信號。具體來講，可以向電子兀件 PI、P3的各第2端子t2輸入相同電位(例如+3V、+5V或-3V)的信號，另外，可以向電子兀 件P2、P4的各第2端子t2輸入相同電位的信號。這里所說的信號包括模擬和數(shù)字信號。
[0159] 作為另一個結(jié)構(gòu)例，如圖13所示，電子元件P1?P4的接地電位側(cè)的第1端子tl 通過導(dǎo)通孔15a與共用的接地線15相連接。另外，電子元件P1的第2端子t2通過導(dǎo)通孔 14a與第1信號線14 (圖13中紙面左側(cè)的）相連接，電子元件P2的第2端子t2通過導(dǎo)通 孔14a與第2信號線14 (圖13中紙面右側(cè)的）相連接，電子元件P3的第2端子t2通過導(dǎo) 通孔14a與第3信號線14 (圖13中未表示）相連接，電子元件P4的第2端子t2通過導(dǎo)通 孔14a與第4信號線14 (圖13中未表示)相連接。還有，各信號線14分別通過導(dǎo)通孔16a 與共用的接線端16相連接。
[0160] 這樣，在圖13所示的結(jié)構(gòu)例中，側(cè)表面t22在Y軸方向上相對的電子元件PI、P3 和側(cè)表面t22在Y軸方向上相對的電子元件P2、P4這4個電子元件的第2端子t2相連接 在一起。因此，在本結(jié)構(gòu)例中，4個電子元件P1?P4并聯(lián)。
[0161] 即，在圖13所示的結(jié)構(gòu)例中，4個電子元件P1?P4的各第1端子tl為接地電位 (例如0V)，從共用的接線端16可以向4個電子元件P1?P4等的第2端子t2輸入信號。 具體來講，可以向各電子元件P1?P4的第2端子t2輸入相同電位(例如+3V、+5V或-3V) 的信號。這里所說的信號包括模擬信號和數(shù)字信號。
[0162] 另外，作為另一個結(jié)構(gòu)例（引用參考圖12)，電子元件P1?P4的各第2端子t2可 以分別與不同的接線端16相連接。在這種情況下，電子元件PI、P3所連接的各接線端16 通過未圖示的共用的配線等相連接以及電子元件P2、P4所連接的各接線端16通過未圖示 的共用的配線等相連接等，可以使這些電子元件的第2端子t2分別相連接。因此，可以與 圖12所示的結(jié)構(gòu)例相同，可以向電子元件P1、P3的第2端子t2輸入相同電位的信號，而且 可以向電子元件P2、P4的第2端子t2輸入相同電位的信號?；蛘撸陔娮釉1?P4的 各第2端子t2分別于不同的接線端16相連接的情況下，電子元件P1?P4的各接線端16 通過未圖示的共用的配線等相連接等，可以使這些電子元件的第2端子t2相連接。因此， 與圖13所示的結(jié)構(gòu)例相同，可以向各電子元件P1?P4的第2端子t2輸入相同電位的信 號。
[0163] 這樣，在本實施方式中，包含在組Gl、G2中的電子元件被并聯(lián)在一起而作為功能 電路使用。因此，在組G1、G2內(nèi)，不會出現(xiàn)串擾等相互干擾的問題，因而可以使信號電位側(cè) 的第2端子t2相鄰接。另外，在組G1和組G2之間以及各電子元件P1?P4和基層材lib 之間，有可能會出現(xiàn)串擾等相互干擾的問題。因此，在本實施方式中，通過像上面那樣配置 電子元件P1?P4,從而能夠抑制這些部件間的相互干擾。
[0164] 采用本實施方式的電子元件內(nèi)置基板能夠得到如下效果。
[0165] (el)由于4個電子元件P1?P4獨立地收裝在1個空腔部11a內(nèi)，因而能夠使配 置在空腔部11a內(nèi)的各電子元件P1?P4具有較高的配置自由度(位置和朝向的自由度)。 另外，收裝在空腔部11a內(nèi)的4個電子元件P1?P4配置為：接地電位側(cè)的第1端子tl以 非接觸方式相對。因此，與各電子元件P1?P4配置為接地電位側(cè)的第1端子tl和信號電 位側(cè)的第2端子t2相對的情況相比，能夠抑制組G1和組G2之間出現(xiàn)串擾等相互干擾的情 況。
[0166] (e2)由于4個電子元件P1?P4的接地電位側(cè)的第1端子tl相對，因而不僅能夠 極大地縮短各第1端子tl間的距離CL9,還能夠縮短空腔部11a的X軸方向上的長度。從 而減小空腔部11a的橫截面的面積，實現(xiàn)電子元件內(nèi)置基板的小型化。
[0167] (e3)4個電子元件P1?P4的信號電位側(cè)的各第2端子t2以大于CL9的距離CL10 等與基層材lib (空腔部11a的內(nèi)壁）相對。因此，即使在制作電子元件內(nèi)置基板的過程中 各電子元件P1?P4的位置稍微有些偏移，也能夠避免各電子元件P1?P4的第2端子t2 與被設(shè)定在接地電位的基層材lib相接觸。因此，不僅能夠防止因接觸而產(chǎn)生的電磁干擾， 還能夠防止電子元件P1?P4出現(xiàn)故障等。還有，即使被設(shè)定在接地電位的第1端子tl相 接觸或相接近，也不會產(chǎn)生電磁干擾。從而也能夠防止電子元件P1?P4出現(xiàn)故障等。
[0168] (e4)4個電子元件P1?P4配置為：電子元件P1的第1端子tl和第2端子t2與 電子元件P2的第1端子tl和第2端子t2大致呈直線配置，電子元件P3的第1端子tl和 第2端子t2與電子元件P4的第1端子tl和第2端子t2大致呈直線配置，而且，連接電子 元件PI、P2的第1端子tl和第2端子t2的直線與連接電子元件P3、P4的第1端子tl和 第2端子t2的直線大致平行，因而能夠縮短空腔部11a的Y軸方向上的長度。從而進一步 減小空腔部11a的橫截面的面積，實現(xiàn)電子元件內(nèi)置基板的小型化。
[0169] (e5)在圖12所示的結(jié)構(gòu)例中，在與各電子元件P1?P4的第2端子t2相連接的 4條信號線14之間配置有接地線15。因此，能夠抑制在分別向各電子元件P1?P4的第2 端子t2輸入不同或相同電位的信號時，這4條信號線14之間產(chǎn)生噪音干擾。
[0170] 【第6實施方式（圖14?圖15)】
[0171] 圖14是表示本發(fā)明的作為第6實施例的電子元件內(nèi)置基板中的電子元件的配置 的橫剖視圖，圖15是表示具有圖14所示配置的電子元件內(nèi)置基板的結(jié)構(gòu)例的縱剖視圖。另 夕卜，圖14相當于沿圖15的
[0172] F-F線剖切而成的剖視圖。
[0173] 如圖14?圖15所示，本實施方式的電子元件內(nèi)置基板具有：基層11，其具有基層 材lib和空腔部11a ;絕緣層13、17,其分別形成在基層11上；4個電子元件P1?P4,其收 裝在空腔部11a內(nèi)。
[0174] 絕緣層13具有信號線14和接地線15,且設(shè)置在基層11的上表面上。信號線14 和接地線15分別形成為配置在絕緣層13內(nèi)的一個配線層。在絕緣層13的上表面上設(shè)置 有與信號線14相連接的接線端16。
[0175] 與絕緣層13相同，絕緣層17具有信號線18和接地線19,且設(shè)置在基層11的下表 面上。信號線18和接地線19分別形成為配置在絕緣層17內(nèi)的配線層。在絕緣層17的下 表面上設(shè)置有與信號線18相連接的接線端20。
[0176] 絕緣層13、17的厚度例如為30?90 μ m。另外，信號線14、信號線18、接地線15、 接地線19、接線端16及接線端20由銅或銅合金等金屬構(gòu)成，各厚度例如為5?25 μ m。
[0177] 基層材lib由銅或銅合金等導(dǎo)電體構(gòu)成，其厚度例如為100?400 μ m?；鶎硬膌ib 與接地線19相連接，被設(shè)定在接地電位。空腔部11a的橫截面形狀大致呈矩形，該空腔部 11a在Z軸方向（厚度方向）上貫穿基層材lib形成。空腔部11a包括被填充到基層材lib 的內(nèi)側(cè)表面和各電子元件P1?P4之間的間隙中的絕緣材12。絕緣材12和各絕緣層13、 17由環(huán)氧樹脂、聚酰亞胺、雙馬來酰亞胺三嗪樹脂以及通過這些樹脂含有二氧化硅等而形 成的樹脂構(gòu)成。
[0178] 各電子元件P1?P4大致呈長方體形狀，在本實施方式中，其一端部和另一端部配 置在平行于X軸方向的一條直線上。各電子元件P1?P4分別具有：第1端子tl，其分別 形成在各電子元件P1?P4的一端部上，與接地線15相連接；第2端子t2,其分別形成在 各電子元件P1?P4的另一端部上，與信號線14相連接。即，第1端子tl作為接地電位側(cè) 使用，第2端子t2作為信號電位側(cè)使用。電子元件P1?P4例如可以為電容器、電感器、電 阻器、濾波器等電子元件，另外，可以為相同種類的電子元件的組合，也可以為不同種類的 電子元件的組合。
[0179] 如圖14所示，各第1端子tl分別具有端面til和側(cè)表面tl2。端面til為各電子 元件P1?P4的一端部上的端面，側(cè)表面tl2可以為與端面til相連接且與之大致垂直的 面。同樣，各第2端子t2也分別具有端面t21和側(cè)表面t22。端面t21為各電子元件P1? P4的一端部上的端面，側(cè)表面t22可以為與端面t21相連接且與之大致垂直的面。
[0180] 如圖14所示，4個電子元件P1?P4配置為：它們的第2端子t2在X軸方向（一 個坐標軸方向)上兩兩相對配置，它們各自的第1端子tl和第2端子t2分別配置在平行于 X軸方向的一條直線上。另外，4個電子元件P1?P4分別形成組G1和組G2,該組G1包括 第2端子t2相連接的電子元件P1和P3,該組G2包括第2端子t2相連接的電子元件P2和 P4。組G1中的電子元件P1和P3配置為：二者的第1端子tl的側(cè)表面tl2隔著絕緣材12 相對，二者的第2端子t2的側(cè)表面t22隔著絕緣材12相對。同樣，組G2中的電子元件P2 和P4配置為：二者的第1端子tl的側(cè)表面tl2隔著絕緣材12相對，二者的第2端子t2的 側(cè)表面t22隔著絕緣材12相對。
[0181] 在G1和G2這2個組中，包含在組G1中的電子元件P1和P3的第2端子t2的端 面t21分別與包含在組G2中的電子元件P2和P4的第2端子t2的端面t21在X軸方向上 相對。即，電子元件P1的第2端子t2的端面t21和電子元件P2的第2端子t2的端面t21 以距離CL12相對，電子元件P3的第2端子t2的端面t21和電子元件P4的第2端子t2的 端面t21以距離CL12相對。另外，各第1端子tl的端面til隔著絕緣材12以小于距離 CL12的距離CL11與基層材lib (空腔部11a的內(nèi)壁）相對配置。還有，第1端子tl和第2 端子t2的各側(cè)表面tl2、t22中、不相對一側(cè)的側(cè)表面tl2、t22隔著絕緣材12以大于距離 CL11的距離(無符號表示）與基層材lib (空腔部11a的內(nèi)壁）相對。
[0182] 在圖15所示的結(jié)構(gòu)例中，2個電子元件PI、P3的第1端子tl通過導(dǎo)通孔15a與 一個接地線15 (圖15中紙面左側(cè)的)相連接，2電子元件P2、P4的第1端子tl通過導(dǎo)通孔 15a與另一個接地線15 (圖15中紙面右側(cè)的）相連接。另外，電子元件P1的第2端子t2 通過導(dǎo)通孔14a與第1配線14 (圖15中紙面左側(cè)的配線)相連接，電子元件P2的第2端子 t2導(dǎo)通孔14a與第2配線14 (圖15中紙面右側(cè)的)相連接，電子元件P3的第2端子t2導(dǎo) 通孔14a與第3配線14 (圖15中未表示）相連接，電子元件P4的第2端子t2導(dǎo)通孔14a 與第4配線14 (圖15中未表示）相連接。另外，電子元件P1所連接的第1信號線14和電 子元件P3所連接的第3信號線14分別通過各自相對應(yīng)的導(dǎo)通孔16a與共用的接線端16 相連接。另外，電子元件P2所連接的第2信號線14和電子元件P4所連接的第4信號線14 分別通過各自相對應(yīng)的導(dǎo)通孔16a與通用的接線端16相連接。
[0183] 這樣，側(cè)表面t22在Y軸方向上相對的電子元件PI、P3的各第2端子t2相連接， 側(cè)表面t22在Y軸方向上相對的電子元件P2、P4的各第2端子t2相連接。因此，在本結(jié)構(gòu) 例中，使得電子元件PI、P3并聯(lián)，電子元件P2、P4并聯(lián)。
[0184] 即，在圖15所示的結(jié)構(gòu)例中，4個電子元件P1?P4的各第1端子tl被設(shè)定在接 地電位(例如0V)。另外，可以從共用的接線端16向在Y軸方向上相對的電子元件P1、P3的 第2端子t2輸入信號。同樣，可以從共用的接線端16向在Y軸方向上相對的電子元件P2、 P4的第2端子t2輸入信號。具體來講，可以向電子元件PI、P3的第2端子t2輸入相同電 位(例如+3V、+5V或-3V)的信號，可以向電子元件P2、P4的第2端子t2輸入相同電位(例 如+3V、+5V或-3V)的信號。這里所說的信號不論是模擬信號還是數(shù)字信號都可以。
[0185] 這樣，在本實施方式中，包含在組Gl、G2中的電子元件被并聯(lián)在一起而作為功能 電路使用。因此，在組G1、G2內(nèi)，不會出現(xiàn)串擾等相互干擾的問題，因而可以使信號電位側(cè) 的第2端子t2相鄰接。另外，在組G1和組G2之間，各電子元件P1?P4和基層材lib之 間，有可能會出現(xiàn)串擾等相互干擾的問題。因此，在本實施方式中，通過像上面那樣配置電 子元件P1?P4,從而能夠抑制這些部件間的相互干擾。
[0186] 采用本實施方式的電子元件內(nèi)置基板能夠得到如下效果。
[0187] (Π )由于4個電子元件P1?P4分別獨立地收裝在1個空腔部內(nèi)11a內(nèi)，因而能 夠使配置在空腔部11a內(nèi)的各電子元件P1?P4得到較高的配置自由度(位置和朝向的自 由度)。另外，收裝在空腔部11a內(nèi)的4個電子元件P1?P4配置為信號電位側(cè)的第2端子 t2以非接觸方式相對。因此，與各電子元件P1?P4配置為接地電位側(cè)的第1端子tl和信 號電位側(cè)的第2端子t2相對的情況相比，能夠抑制收裝在空腔部1 la內(nèi)的組G1和組G2這 2個組之間出現(xiàn)串擾等相互干擾的情況。
[0188] (f2)由于4個電子元件P1?P4的接地電位側(cè)的各第1端子tl與基層材lib相 對，因而不僅能夠極大地縮短各第1端子tl和基層材llb(空腔部11a的內(nèi)壁)的距離CL11， 還能夠縮短空腔部11a在X軸方向上的長度。從而減小空腔部11a的橫截面的面積，實現(xiàn) 電子元件內(nèi)置基板的小型化。
[0189] (f3)4個電子元件P1?P4的信號電位側(cè)的第2端子t2以大于上述距離CL11的 距離CL12相對，且以大于上述距離CL11的距離與基層材lib相對。因此，即使在電子元件 內(nèi)置基板的制作過程中各電子元件P1?P4的位置稍微出現(xiàn)偏移，也能夠避免各電子元件 P1?P4的第2端子t2相接觸，以及避免第2端子t2與被設(shè)定在接地電位的基層材lib相 接觸。因此，不僅能夠防止因接觸而產(chǎn)生的電磁干擾，還能夠防止電子元件P1?P4出現(xiàn)故 障等。還有，由于第1端子tl被設(shè)定在接地電位，因此，即使第1端子與同樣被設(shè)定在接地 電位的基層材lib相接觸或相接近,也能夠防止電子元件P1?P4出現(xiàn)故障等。
[0190] (f4)4個電子元件P1?P4配置為：電子元件P1的第1端子tl和第2端子t2與 電子元件P2的第1端子tl和第2端子t2大致呈直線配置，電子元件P3的第1端子tl和 第2端子t2與電子元件P4的第1端子tl和第2端子t2大致呈直線配置，而且，連接電子 元件PI、P2的第1端子tl和第2端子t2的直線與連接電子元件P3、P4的第1端子tl和 第2端子t2的直線大致平行，因而能夠縮短空腔部11a的Y軸方向上的長度。從而進一步 減小空腔部11a的橫截面的面積，實現(xiàn)電子元件內(nèi)置基板的小型化。
[0191] (f5)在4個電子元件P1?P4中，縮短各第1端子tl和基層材lib的距離CL11 便能夠使第2端子t2間的距離CL12得到擴大。因此，在圖14所示的結(jié)構(gòu)例中，即使在分 別向各電子元件P1?P4的第2端子t2輸入不同或相同電位的信號的情況下，也能夠極大 地擴大與各電子元件P1?P4的各第2端子t2相連接的4條信號線14間的距離，從而能 夠抑制該4條信號線14間產(chǎn)生噪音干擾。
[0192] 【其他實施方式(無附圖表示)】
[0193] (1)在第1?第6實施方式中，表示了空腔部11a在Z軸方向（厚度方向）上貫穿 基層材lib而形成的情況，但是，即使在該空腔部11a由在Z軸方向（厚度方向)上不貫穿基 層材lib的凹部構(gòu)成的情況下，也能夠得到與上述效果al?a5、bl?b5、cl?c4、dl? d4、el?e5、fl?f5相同的效果。
[0194] (2)在第1?第6實施方式中，表示了如下情況：在配置在基層11的上表面?zhèn)鹊慕^ 緣層13內(nèi)的配線層中設(shè)置信號線14和接地線15,而且，在配置在基層11的下表面?zhèn)鹊慕^ 緣層17內(nèi)的配線層中設(shè)置信號線18和接地線19,但是，即使在如下情況下：將其他的信號 線和接地線與信號線14和接地線15隔開而配置在絕緣層13內(nèi)、將其他的信號線和接地線 與信號線18和接地線19隔開而配置在絕緣層17內(nèi)、從基層11的下表面?zhèn)鹊慕^緣層17內(nèi) 除去信號線18和接地線19,也能夠得到與上述效果al?a5、bl?b5、cl?c4、dl?d4、 el?e5、fl?f5相同的效果。
[0195] (3)在在第1?第6實施方式中，表示了基層材lib由銅或銅合金構(gòu)等金屬構(gòu)成， 且與接地線19相連接的情況，但是，該基層材lib也可以由上述金屬以外的導(dǎo)電體構(gòu)成。另 夕卜，在該基層材lib由金屬以外的材料，例如陶瓷或合成樹脂構(gòu)成的情況下，也能夠得到與 上述效果al和a2、bl和b2、cl和c2、dl和d2、el和e2、Π 和f2相同的效果。
[0196] (4)另外，即使2個電子元件在與各第1端子tl和各第2端子t2所配置的方向垂 直的方向上相對，也可以（參照圖7、圖11)，并不局限于各第1端子tl的側(cè)表面til相對及 各第2端子t2的側(cè)表面t22相對的結(jié)構(gòu)。例如，這些電子元件可以向各第1端子tl和各 第2端子t2所配置方向（X軸方向)偏離配置，或者，這些電子元件可以為如下結(jié)構(gòu)：2個電 子元件的大小不同，僅使任意一方的端子間相對。
【權(quán)利要求】
1. 一種電子元件內(nèi)置基板，具有基層、絕緣層、多個電子元件， 所述基層具有：基層材；空腔部，其形成在所述基層材上，包含絕緣材， 所述絕緣層中具有信號線和接地線，所述絕緣層形成在所述基層上， 所述多個電子元件收裝在所述空腔部內(nèi)，分別具有第1端子和第2端子，其中，所述第 1端子形成在電子元件的一端部上，與所述接地線相連接，所述第2端子形成在電子元件的 另一端部上，與信號線相連接， 所述多個電子元件配置為：使得它們的所述第1端子相對配置以及/或者它們的所述 第2端子相對配置。
2. 根據(jù)權(quán)利要求1所述的電子元件內(nèi)置基板，其特征在于， 所述多個電子元件配置為：它們的所述第1端子間隔著所述絕緣材相對，并且，它們的 所述第2端子隔著所述絕緣材與所述基層材相對。
3. 根據(jù)權(quán)利要求2所述的電子元件內(nèi)置基板，其特征在于， 所述基層材由導(dǎo)電體構(gòu)成，其電位為接地電位， 各所述第2端子和所述基層材之間以比所述第1端子間的距離大的距離相對。
4. 根據(jù)權(quán)利要求1所述的電子元件內(nèi)置基板，其特征在于， 所述多個電子元件配置為：它們的所述多個第2端子間隔著所述絕緣材相對，并且，它 們的所述第1端子隔著所述絕緣材與所述基層材相對。
5. 根據(jù)權(quán)利要求4所述的電子元件內(nèi)置基板，其特征在于， 所述基層材由導(dǎo)電體構(gòu)成，其電位為接地電位， 所述第2端子之間以比各所述第1端子和所述基層材之間的距離大的距離相對。
6. 根據(jù)權(quán)利要求1所述的電子元件內(nèi)置基板，其特征在于， 所述第1端子和所述第2端子分別具有端面和與所述端面相連接的側(cè)表面， 所述多個電子元件配置為：它們的所述第1端子的側(cè)表面之間隔著所述絕緣材相對， 并且，它們的所述第2端子的側(cè)表面之間隔著所述絕緣材相對， 所述側(cè)表面相對的多個第2端子相連接。
7. 根據(jù)權(quán)利要求6所述的電子元件內(nèi)置基板，其特征在于， 所述基層材由導(dǎo)電體構(gòu)成，其電位為接地電位， 所述多個電子元件配置為：它們的所述第1端子的端面分別與所述基層材相對，并且， 它們的所述第2端子的端面分別與所述基層材相對， 所述第2端子和所述基層材之間以比各所述第1端子和所述基層材之間距離大的距離 相對。
8. 根據(jù)權(quán)利要求6所述的電子元件內(nèi)置基板，其特征在于， 所述多個電子元件形成多個組，該多個組分別包括所述第2端子相連接的多個電子元 件， 所述多個組配置為，使組間的電子元件的所述第1端子的端面相對。
9. 根據(jù)權(quán)利要求1?5中任意一項所述的電子元件內(nèi)置基板，其特征在于， 所述多個電子元件中的2個電子元件在一個坐標軸方向上相對配置， 所述2個電子元件的所述第1端子和所述第2端子配置在平行于所述一個坐標軸方向 的一條直線上。
10. 根據(jù)權(quán)利要求1、6或7所述的電子元件內(nèi)置基板，其特征在于， 所述多個電子元件中的2個電子元件在一個坐標軸方向上相對配置， 所述2個電子元件的所述第1端子和所述第2端子配置在垂直于所述一個坐標軸方向 的一條直線上。
11. 根據(jù)權(quán)利要求1、2或3所述的電子元件內(nèi)置基板，其特征在于， 所述多個電子元件中的1個電子元件的所述第1端子和所述第2端子配置在平行于一 個坐標軸方向的一條直線上， 所述多個電子元件中的其他電子元件各自的所述第1端子和所述第2端子沿著垂直于 所述一個坐標軸方向的直線配置。
【文檔編號】H05K1/02GK104066266SQ201310750686
【公開日】2014年9月24日 申請日期:2013年12月31日 優(yōu)先權(quán)日:2013年3月19日
【發(fā)明者】猿渡達郎, 杉山裕一 申請人:太陽誘電株式會社
相關(guān)技術(shù)
網(wǎng)友詢問留言
已有0條留言
- 還沒有人留言評論。精彩留言會獲得點贊！
1