專利名稱：一種電感器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到一種電感裝置。本發(fā)明也涉及到包括這種電感裝置的集成電路芯片。
電路元件常常描述為具有包括電阻部分和電抗部分的阻抗Z。換句話說，就是元件具有電阻R和電抗X。電抗X可以包括電感分量，使得元件的阻抗為感性和阻性。
N．M．Nguyen和R．G．Meyer的文章“SiIc兼容的電感和LC無源濾波器(SiIc-Compatible Inductors and LC Passive Filters)”(IEEEJournal of Solid-State Circuits，Vol．25，No．4，1990)公布了一種在硅襯底上用鋁制作的正方形螺旋電感。公布的這種電感在0．9GHz時的電感為9．7nH，串聯(lián)電阻15．4歐姆，最大Q值低于4。因此，公布的電感的性能受到了金屬電阻的限制。
文章“標準多層互連硅技術(shù)中的微波電感和電容(MicrowaveInductors and Capacitors in Standard Multilevel Interconnect SiliconTechnology)”(IEEE Transactions on Microwave Theory and Technique，Vol．44，1 January 1996)公布了一種硅襯底上的螺旋電感。公布的這種電感有四匝較厚的金屬線，并按照標準的0．8微米BiCMOS硅技術(shù)，使用稠密的通孔陣列將多個金屬層連接在一起來實現(xiàn)的。公布的這種螺旋電感有三個相互連接的金屬層，這些金屬層的相互連接是由一個通孔陣列和位于硅襯底內(nèi)的四個金屬層最下面的一個中的底通道實現(xiàn)的。該文章報道這種電感在4GHz時的估計Q值為9．3。
本發(fā)明涉及到提供具有有利的高Q值的電感遇到的問題。更特別地，本發(fā)明涉及到提供阻性損耗低而電感值高的電感器件遇到的問題。
更進一步，本發(fā)明涉及到提供在高頻下具有有益的性能特征的集成電路電感遇到的問題。依據(jù)現(xiàn)有技術(shù)的集成電路電感受到特別低的Q值的困擾。
本發(fā)明的一個更進一步的目的是實現(xiàn)可在300MHz以上的頻率運行并具有改進的Q值的集成電路電感。
根據(jù)本發(fā)明的一個具體實施例，通過提供一種包括第一和第二終端和兩個導體的電感裝置解決了這些問題。每個導體在所述終端之間形成環(huán)路，因此提供給第一終端的電流在兩根導體間分流。每路電流都會產(chǎn)生一個磁場。所述導體的部署應使導體之間的空間內(nèi)由導體電流產(chǎn)生的磁場之和大于該空間內(nèi)每個導體產(chǎn)生的磁場。
該設計具有可減小電感器件的電阻值的優(yōu)點，其原因是，從電學角度來看，兩個導體是并聯(lián)的。
更有利的是，該設計也具有可提供高的電感值的驚奇效果。這特別令人驚奇，因為在電工學技術(shù)中，眾所周知，在電阻的并聯(lián)遵循相同定律的情況下，導體的并聯(lián)會導致較低的凈電感。
電感器件也取得了有利的增加的品質(zhì)因子。
根據(jù)本發(fā)明的具體實施例，該電感器件提供的一個更進一步的優(yōu)點是可以減小或消除對其他電路或相鄰該電感器件的元件的電磁干涉。
為了簡單地理解本發(fā)明，將通過具體實施例并結(jié)合以下附圖進行描述，附圖為

圖1是根據(jù)先前技術(shù)，具有電感性和電阻性電抗的一個電感線圈的概略等效示意圖。
圖2是根據(jù)本發(fā)明的一個具體實施例的一個電感器件的頂視圖。
圖3是如圖2所示的電感器件沿A-A方向，即從箭頭A的方向看去的剖面?zhèn)纫晥D。
圖4是如圖2所示的電感器件的頂視圖，并標出了磁力線。
圖5是根據(jù)本發(fā)明的第二個具體實施例的一個電感器件的頂視圖。
圖6是電感器件的第三個具體實施例的概略示意圖。
圖7是根據(jù)第四個具體實施例制造的，類似于如圖2所示的電感器件的剖面?zhèn)纫晥D。
圖8是電感器件的另一個具體實施例的概略示意圖。
圖2是根據(jù)本發(fā)明的一個具體實施例的電感器件10的頂視圖。
該電感器件具有一對用于接收電信號的終端20和30。第一根細長導體40形成一個環(huán)，接在兩個終端之間。第二根細長導體50，也形成一個環(huán)，接在兩個終端之間，而且布置為與第一根導體幾何平行。參看圖2，導體接在終端20，30之間，使進入第一終端的電流沿第一方向，即順時針方向流經(jīng)第一個環(huán)40，而沿相反方向，即逆時針方向流經(jīng)第二個環(huán)50。圖2中導體上的箭頭標出了這些電流的方向。
在圖2的具體實施例中，第一個導體環(huán)是一個大體上正方形的環(huán)，具有第一終端60和第二終端70。第一個環(huán)40是正方形的，其外側(cè)尺寸為D1×D2，其中D1=250微米，D2=250微米。第一根導體40具有四個直臂，第一個臂110與與終端160相連接，第二個臂120將第一個臂和第三個臂130連接起來。第三個臂130與第一個臂幾何平行，二者之間的距離為D1-2W。第一根導體的第四個臂140將第三個臂130和終端70連接起來。
第二個環(huán)50也是正方形的，且基本上位于第一個環(huán)40之內(nèi)，與第一根導體40的距離為S=60微米。第二個正方形環(huán)50的外部尺寸為D3×D4，其中D3=110微米，D4=110微米。導體寬度為W=10微米。
第二根導體具有第一終端80和第二終端90。參看圖2，第一終端80從第一終端60開始沿第一根導體部署，二者之間的距離為S。在終端80處，導體50從導體40的第一個臂110沿大體垂直的方向分出一支，從而沿導體50的第四個臂140并與之相隔距離S延伸。因此，第二根導體50具有恰好垂直于第一根導體40的第四個臂110的第一個臂150。導體50的第二個臂160與導體40的第三個臂130平行，二者相距S。導體50的第三個臂170與導體40的第二個臂120平行。導體50的第四個臂180與導體40的第一個臂110平行，在與臂140相連接之前，在終端90處跨越第一個臂150。
圖3是如圖2所示的電感器件10沿A-A方向，即沿箭頭A的方向看去的剖面?zhèn)纫晥D。電感器件10部署在襯底200上。
第二根導體50的下面部分210直接部署在襯底200上。在導體部分210之上有一個介電層220將之與導體50的第四個臂180隔開。按照這種方法，第一個臂50從導體50的第四個臂180下方穿過。
第一介電層部署在襯底上，位于介電層220和襯底之間，覆蓋了除導體部分210所在位置之外的襯底的其他部分。介電層220中的通孔開口230在導體部分210和導體50的其余部分之間提供了一個連接。
在圖3的左側(cè)顯示的是第一根導體40的第一個臂110，而在圖3的右側(cè)顯示的是第一根導體40的第三個臂130。導體的厚度也標在圖3中，為T=1微米，導體是用Al制作的，電導率為3．5*107S／m。
以上描述的電感器件的具體實施例在1GHz時電阻值為1．3歐姆，這大約是單個環(huán)的電阻值的一半。電阻值的減小將導致電感器件Q值的增加，下面將對此進行討論。
圖4是用于顯示其功能的電感器件頂視圖。引入終端20的電流i1在結(jié)點80處在導體40和導體50之間分流，使得電流i2流入導體40，而電流i3流入導體50。
電流i2在導體附近產(chǎn)生一個磁場，其方向如磁力線240所示。與此相似，電流i3在導體50附近產(chǎn)生一個磁場，其方向如磁力線250所示。如圖4所示，源自兩根導體的磁力線在導體之間的空間中以磁力線240和磁力線250共同作用的形式發(fā)生疊加。因此導體之間的空間中的總磁通量增加了。換句話說，由電流i2產(chǎn)生的磁通量和由電流i3產(chǎn)生的磁通量疊加并增強了導體之間空間中的磁通量。
電流i2也在遠離導體40的地方產(chǎn)生了由磁力線260標示的磁場。磁力線270標示的是由導體50中的電流i3產(chǎn)生的場。由圖4可以理解，遠離導體40的磁場與遠離導體50的磁場相反。因此，凈磁遠場將有效地減小，或消除。這便有減小或消除對毗鄰包括電感器件10的電路布置的其他電路或組件的電磁干涉效應的優(yōu)點。
根據(jù)電磁理論，源自一個電流的磁場強度隨與該電流流經(jīng)的導體的距離r下降。由圖4可直觀地理解，在距離遠遠大于導體之間的間隔時，當電流i2幅度等于電流i3的幅度時，電流i2產(chǎn)生的磁場和電流i3產(chǎn)生的磁場的值相等，但方向相反。因此，磁場將相互抵消，所以遠離電感器件10的地方的凈磁場將為零。該效應的原理顯示在圖4的右手側(cè)，其中內(nèi)有點的圓圈表示磁力線自紙面而出并指向讀者，而內(nèi)有X的圓圈表示磁力線指向紙面。電流i2在離導體40距離為r2的地方產(chǎn)生的通量為φ2。電流i3在離導體50距離為r3的地方產(chǎn)生的通量為φ3。當r3-r2＞＞S時，磁通量φ2和φ3基本上相互抵消，因為它們有近似相等的值，而且方向相反。
一個電路的品質(zhì)因子通常定義為電路的電抗與其等效串聯(lián)電阻的比值。對于具有電容和串聯(lián)電阻的電路，這提供了下述表達式q=ωl／R(1)
與傳統(tǒng)電感線圈相比，對于特定的電感，電感器件10提供了較高Q值。從如圖4所示的電感器件的設計，考慮導體40和50的串聯(lián)電阻，可以直觀地理解該效應的一個方面。從電阻的角度來看，導體40和50可以看作并聯(lián)的兩個電阻器。兩個并聯(lián)電阻器的凈電阻要低于單個電阻器的電阻。將上述的電路品質(zhì)因子的定義應用于電感器件10，便可以認識到，降低電阻值可提供給分母R一個較低的值，從而增加了Q值。因此，對于特定的電感，電感器件10提供了較高Q值。
將麥克斯偉方程應用于以上結(jié)合圖2和圖3描述的結(jié)構(gòu)，可以計算出電感器件10的電感值L和電阻值R以及對應的Q值。從麥克斯偉方程可以得到電感值的表達式為 其中A為矢量電勢，J*為電流密度矢量的復共軛；Vcoil為導電線圈的體積；和I為線圈的輸入電流。電感器件10的電阻R可按下式計算 其中σ是導體的電導率。將方程式(2)和(3)代入方程式(1)，便得到電感器件10的Q值。
為了在早期確證電感器件10的功能，本發(fā)明者使用該領(lǐng)域內(nèi)技術(shù)人員熟知的軟件工具，如英國Vector Fields Ltd的分析模塊ELECTRATM和OPERA-3dTM，在計算機上進行了數(shù)值三維電磁場模似。
根據(jù)本發(fā)明的無源電感器件10適用于集成電路。根據(jù)上述具體實施例，參看圖2和圖3，電感器件10可使用傳統(tǒng)硅CMOS制造技術(shù)來生產(chǎn)。電感器件10的制作過程與制作傳統(tǒng)螺旋電感的過程基本相同?？墒褂脗鹘y(tǒng)制作技術(shù)，而且不需要任何變化，也不需要任何額外的有源電路系統(tǒng)，這一事實意味著可以低成本制作集成形式的電感器件10。
圖5是根據(jù)本發(fā)明第二個具體實施例的一個電感器件的頂視圖。電流i1流入第一終端20，在結(jié)點280處分流為第二電流i2和第三電流i3。從結(jié)點280開始，第二電流i2流經(jīng)內(nèi)導體環(huán)290，而第三電流i3流經(jīng)外導體環(huán)300。在結(jié)點320處導體部分310將終端30和內(nèi)導體環(huán)相連接。在終端30和結(jié)點320之間，導體310在330處跨越導體300。外環(huán)導體300跨越340與結(jié)點320相連接。
圖6是電感器件的第三個具體實施例的概略示意圖。如圖6顯示的電感器件350包括兩個更進一步的導體環(huán)360和370，這兩個導體環(huán)包括在上面參看圖4描述的電感器件的中間。按照這種方法，就確定了四個環(huán)，而且一個環(huán)包括在另一個環(huán)中，引入終端20的電流i1分流為四個電流i2，i3，i4和i5。這些導體環(huán)40，50，360和370是成對的，因此在兩個相鄰導體之間的空間中導體電流產(chǎn)生的磁場是一致的。換句話說，由兩根相鄰平板導體產(chǎn)生且垂直于固定有這兩根導體的平面的磁通量相互增強。
圖6顯示引入第一終端20的電流i1在結(jié)點380處分流為電流i2和電流i3’。電流i3’在結(jié)點390處分流為電流i3和電流i1’。電流i1’引入兩個內(nèi)環(huán)。
根據(jù)本發(fā)明的第四個具體實施例，降低了各個導體環(huán)的串聯(lián)電阻。通過在標準的硅技術(shù)中用通孔陣列將多個金屬層相互連接的方法得到的較厚的金屬線，便可達到此目的。文章“標準多層互連硅技術(shù)中的微波電感和電容(Microwave Inductors and Capacitors inStandard Multilevel Interconnect Silicon Technology)”(IEEETransactions on Microwave Theory and Technique，Vol 44，No．1January 1996)描述了這種用通孔陣列相互連接的多個金屬層。該文章的內(nèi)容做為參考文獻包括在本申請中。按照這種方法可以得到具有如圖2的平面圖所示的幾何結(jié)構(gòu)的電感器件。圖7是按照第四個具體實施例制作的，類似于圖2所示的電感器件沿A-A方向，即順著箭頭4的方向看去的剖面圖。
圖7中的具體實施例提供了一個單片微波集成電路，其中的環(huán)是使用BiCMOS技術(shù)制作的。正如圖7所示，硅襯底具有四個導體層，分別標記為M1，M2，M3和M4。襯底400是其上有氧化層410的p型硅。為了得到較厚的導體，正如圖所示，用多個通孔420將層M1，M2，M3和M4連接起來。因此，用多個導體層便可得到具有如圖2和3所示的幾體結(jié)構(gòu)的電感器件，由此進一步減小串聯(lián)電阻并增加Q值。
圖8是電感器件的另一個具體實施例的概略示意圖。該電感器件包括終端20和終端30以及兩個分別用于電連接兩個終端的導體環(huán)450和460。第一個環(huán)450是一根自終端20開始的細長導體，包括具有一定的第一長度的第一部分470，一個180度的轉(zhuǎn)角480，與第一部分470平行的第二部分490，一個90度的轉(zhuǎn)角500，以及在它和與第二終端30相連接的導體結(jié)點520相連之前的底通道510。第二個環(huán)460是一根自終端30開始的細長導體，包括具有一定的第二長度的第一部分530，一個背離第一個環(huán)的180度的轉(zhuǎn)角540，與第一部分530平行的第二部分550，一個90度的轉(zhuǎn)角560，以及在它在結(jié)點580處接入第一個環(huán)450的第一部分470之前的底通道570。第二長度最好大體等于第一長度。電感器件的幾何結(jié)構(gòu)應使引入終端20的電流在兩個環(huán)中沿逆時針方向流動。而且?guī)缀谓Y(jié)構(gòu)應使沿著環(huán)的長度的主要部分，導體段470中的電流方向與相鄰導體段490，530中的電流方向反平行。因此，每根導體中的電流產(chǎn)生的磁近場與一根相鄰導體中的電流產(chǎn)生的磁近場合在一起，使得這兩根導體之間的空間中的磁近場之和大于每根導體中的電流在該空間中產(chǎn)生的磁近場。
盡管上面分別明確地描述了兩個環(huán)和四個環(huán)，但應該明白，本發(fā)明不僅僅局限于這些數(shù)目的環(huán)。例如，減去圖6中最里面的環(huán)，便可得到一個具有三個環(huán)的電感器件。另外，可以在環(huán)40周圍或環(huán)370內(nèi)安排額外數(shù)目的環(huán)。因此，本發(fā)明的范圍包括一種多環(huán)電感器件。
在圖中顯示的正方形環(huán)只是舉例。使用其他幾何形狀的環(huán)，如六邊形或圓形導體環(huán)，也在本發(fā)明的范圍之內(nèi)。
上述電感器件也可以在權(quán)利要求的范圍內(nèi)，舉例來說，可以使用位于厚膜電路和薄膜電路上的導體，按照其他方法來制作。
權(quán)利要求
1一種電感器件(10)，包括第一和第二終端(20，30)；和至少兩根導體(40，50)，每根導體在終端(20，30)之間形成一個環(huán)，從而使引入第一終端的電流(i1)在導體(40，50)間分流；每路電流(i2，i3)產(chǎn)生一個磁場(240，250)；其中所述導體的布置使得導體電流(i2，i3)在導體之間的空間中產(chǎn)生的磁場之和大于每根導體在該空間中產(chǎn)生的磁場。
2權(quán)利要求1所述的電感器件(10)，其中所述導體(40，50)是細長的平板導體。
3權(quán)利要求1或2所述的電感器件(10)，其中所述導體(40，50)基本上并排布置。
4權(quán)利要求1-3中的任何一條所述的電感器件(10)，其中所述導體(50；290)中的至少一根(210；330，340)至少一次跨越自己。
5權(quán)利要求4所述的電感器件(10)，其中所述跨接導體(50)的排列使之形成一個纏繞環(huán)。
6權(quán)利要求1-5中的任何一條所述的電感器件(10)，其中相鄰導體中的電流沿相反方向流動。
7權(quán)利要求1-6中的任何一條所述的電感器件(10)，包括包括多于兩個的導體環(huán)(40，50，360，370)。
8權(quán)利要求7所述的電感器件(10)，其中所述導體(40，50，360，370)是耦接的，從而使導體電流產(chǎn)生的磁場在兩根相鄰導體之間的空間中按照使疊加磁場大于每個單獨的導體電流產(chǎn)生的磁場的方式疊加。
9權(quán)利要求1-8中任何一條所述的電感器件(10)，其中第一和第二終端(20，30)相互靠近部署。
10一種電感器件(10)，包括第一和第二終端(20，30)；第一根細長的平板導體(40)，在所述終端(20，30)之間形成一個環(huán)；和第二根平板導體(50)，接在所述終端(20，30)之間；其中第二根平板導體(50)包括一個底通道(210，330，340)，以便使第二根平板導體(50)形成一個纏繞環(huán)。
11一種電感器件(10)，包括第一和第二終端(20，30)；第一根細長的平板導體(40)，在所述終端(20，30)之間形成一個環(huán)；和第二根平板導體(50)，接在所述終端(20，30)之間，其中第二根平板導體(50)至少一次跨越自己(210，330，340)。
12一種電感器件(10)，包括第一和第二終端(20，30)；兩根導體(40，50)，每根導體在所述終端之間(20，30)形成一個環(huán)；其中所述導體與所述終端相連接，從而使引入第一終端的電流(i1)在導體(40，50)間分流，使的第一個電流環(huán)的方向與第二個電流環(huán)的方向相反。
13一種包含根據(jù)權(quán)利要求1-12中的任何一條所述的電感器件(10)的微電子電路。
14一種包含權(quán)利要求1-12中的任何一條所述的電感器件(10)的集成電路襯底。
15權(quán)利要求14所述的集成電路襯底，包括多個導體層(M1，M2，M3；M4)，其中環(huán)形導體中的至少一根(40)沿自己長度的一部分使用了上述導體層(M2，M3，M4)中的至少兩個；這些層由多個通孔連接(420)連接在一起。
全文摘要
本發(fā)明涉及一種電感器件(10),包括第一和第二終端(20,30)和兩根導體(40,50)。每根導體在所述終端(20,30)之間形成一個環(huán),從而使引入第一終端的電流(i
文檔編號H05K1/16GK1294757SQ99804439
公開日2001年5月9日 申請日期1999年3月23日 優(yōu)先權(quán)日1998年3月24日
發(fā)明者S·－A·周, P·T·萊文 申請人:艾利森電話股份有限公司