業(yè)務(wù)盤、主控盤、及其通信方法、接入設(shè)備、機(jī)架式系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及通信技術(shù)領(lǐng)域，特別涉及一種業(yè)務(wù)盤與主控盤進(jìn)行通信的方法、業(yè)務(wù)盤、主控盤、接入設(shè)備、以及機(jī)架式系統(tǒng)。
【背景技術(shù)】
[0002]機(jī)架式系統(tǒng)包括至少一個(gè)接入設(shè)備，且每個(gè)接入設(shè)備包括主控盤和至少一個(gè)業(yè)務(wù)盤,如圖1所示,主控盤和業(yè)務(wù)盤的結(jié)構(gòu)相同,均包括CPlXCentral Processing Unit,中央處理器)、FPGA (Field-Programmable Gate Array,現(xiàn)場(chǎng)可編程門陣列)單元和交換數(shù)據(jù)單元，且CPU和交換數(shù)據(jù)單元通過事件、控制和數(shù)據(jù)總線連接，CPU和FPGA單元通過事件和控制總線連接，F(xiàn)PGA單元和交換數(shù)據(jù)單元通過數(shù)據(jù)總線連接；同一接入設(shè)備或不同接入設(shè)備包括的主控盤的交換數(shù)據(jù)單元和業(yè)務(wù)盤的交換數(shù)據(jù)單元通過數(shù)據(jù)總線連接。目前主控盤與業(yè)務(wù)盤的通信過程包括主控盤對(duì)業(yè)務(wù)盤的配置進(jìn)行控制和業(yè)務(wù)盤將自身感知到的事件上報(bào)給主控盤。
[0003]主控盤對(duì)業(yè)務(wù)盤的配置進(jìn)行控制包括:主控盤的CPU將業(yè)務(wù)盤對(duì)應(yīng)的配置信息封裝成配置數(shù)據(jù)包，并通過主控盤的交換數(shù)據(jù)單元和業(yè)務(wù)盤的交換數(shù)據(jù)單元將所述配置數(shù)據(jù)包發(fā)送給業(yè)務(wù)盤的CPU(如圖1所示，主控盤的CPU通過數(shù)據(jù)總線將配置數(shù)據(jù)包發(fā)送給主控盤的交換數(shù)據(jù)單元，主控盤的交換數(shù)據(jù)單元通過數(shù)據(jù)總線將配置數(shù)據(jù)包發(fā)送給業(yè)務(wù)盤的交換數(shù)據(jù)單元，業(yè)務(wù)盤的交換數(shù)據(jù)單元通過數(shù)據(jù)總線將配置數(shù)據(jù)包發(fā)送給業(yè)務(wù)盤的CPU)，指示業(yè)務(wù)盤的CPU解析接收到的所述配置數(shù)據(jù)包，得到配置信息，并根據(jù)所述配置信息，對(duì)業(yè)務(wù)盤的FPGA單元和/或交換數(shù)據(jù)單元進(jìn)行配置(如圖1所示，業(yè)務(wù)盤的CPU通過控制總線實(shí)現(xiàn)對(duì)業(yè)務(wù)盤的FPGA單元和/或交換數(shù)據(jù)單元進(jìn)行配置)。
[0004]業(yè)務(wù)盤將自身感知到的事件上報(bào)給主控盤包括:業(yè)務(wù)盤的FPGA單元和交換數(shù)據(jù)單元會(huì)將自身感知到的事件通過事件總線上報(bào)給業(yè)務(wù)盤的CPU，業(yè)務(wù)盤的CPU將業(yè)務(wù)盤的FPGA單元和/或交換數(shù)據(jù)單元上報(bào)的事件封裝成事件數(shù)據(jù)包，并通過業(yè)務(wù)盤的交換數(shù)據(jù)單元和主控盤的交換數(shù)據(jù)單元將所述事件數(shù)據(jù)包發(fā)送給主控盤的CPU(如圖1所示，業(yè)務(wù)盤的CPU通過數(shù)據(jù)總線將事件數(shù)據(jù)包發(fā)送給業(yè)務(wù)盤的交換數(shù)據(jù)單元，業(yè)務(wù)盤的交換數(shù)據(jù)單元通過數(shù)據(jù)總線將事件數(shù)據(jù)包發(fā)送給主控盤的交換數(shù)據(jù)單元，主控盤的交換數(shù)據(jù)單元通過數(shù)據(jù)總線將事件數(shù)據(jù)包發(fā)送給主控盤的CPU)，指示主控盤的CPU解析接收到的所述事件數(shù)據(jù)包以感知到業(yè)務(wù)盤發(fā)生的事件。
[0005]目前主控盤的CPU通過執(zhí)行系統(tǒng)軟件，完成收發(fā)包任務(wù)(即，將業(yè)務(wù)盤對(duì)應(yīng)的配置信息封裝成配置數(shù)據(jù)包與發(fā)送所述配置數(shù)據(jù)包，或者接收來自業(yè)務(wù)盤的事件數(shù)據(jù)包與對(duì)所述事件數(shù)據(jù)包進(jìn)行解析)，另外，主控盤的CPU還通過執(zhí)行系統(tǒng)軟件，完成協(xié)議任務(wù)；相應(yīng)地，目前業(yè)務(wù)盤的CPU通過執(zhí)行系統(tǒng)軟件，完成收發(fā)包任務(wù)(B卩，接收來自主控盤的配置數(shù)據(jù)包與對(duì)所述配置數(shù)據(jù)包進(jìn)行解析，或者將業(yè)務(wù)盤的FPGA單元和/或交換數(shù)據(jù)單元上報(bào)的事件封裝成事件數(shù)據(jù)包與發(fā)送所述事件數(shù)據(jù)包)，另外，業(yè)務(wù)盤的CPU還通過執(zhí)行系統(tǒng)軟件，完成協(xié)議任務(wù)。
[0006]由于在主控盤和業(yè)務(wù)盤之間進(jìn)行通信時(shí)，主控盤和/或業(yè)務(wù)盤的CPU可能需要先從協(xié)議任務(wù)切換到收發(fā)包任務(wù)，再執(zhí)行收發(fā)包任務(wù)，從而造成了一定的時(shí)間損耗，使得主控盤與業(yè)務(wù)盤的通信效率比較低下，另外，由于主控盤與業(yè)務(wù)盤之間傳輸?shù)臄?shù)據(jù)包由主控盤(業(yè)務(wù)盤)的CPU通過執(zhí)行系統(tǒng)軟件實(shí)現(xiàn)封裝或解析，使得封裝和解析數(shù)據(jù)包的時(shí)間較長(zhǎng)，從而導(dǎo)致了主控盤與業(yè)務(wù)盤的通信效率更加低下。

【發(fā)明內(nèi)容】

[0007]本發(fā)明實(shí)施例提供的一種業(yè)務(wù)盤與主控盤進(jìn)行通信的方法、業(yè)務(wù)盤、主控盤、接入設(shè)備、以及機(jī)架式系統(tǒng)，用以解決現(xiàn)有技術(shù)中存在的主控盤與業(yè)務(wù)盤的通信效率低下的問題。
[0008]第一方面，本發(fā)明實(shí)施例提供的一種業(yè)務(wù)盤與主控盤進(jìn)行通信的方法，包括:
[0009]當(dāng)業(yè)務(wù)盤的現(xiàn)場(chǎng)可編程門陣列FPGA單元封裝且發(fā)送事件數(shù)據(jù)包時(shí)，主控盤的CPU或者FPGA單元接收且解析所述事件數(shù)據(jù)包；當(dāng)業(yè)務(wù)盤的CPU封裝且發(fā)送事件數(shù)據(jù)包時(shí)，主控盤的FPGA單元接收且解析所述事件數(shù)據(jù)包；
[0010]當(dāng)主控盤的FPGA單元封裝且發(fā)送配置數(shù)據(jù)包時(shí)，業(yè)務(wù)盤的CPU或者FPGA單元接收且解析所述配置數(shù)據(jù)包；當(dāng)主控盤的CPU封裝且發(fā)送配置數(shù)據(jù)包時(shí)，業(yè)務(wù)盤的FPGA單元接收且解析所述配置數(shù)據(jù)包。
[0011]在本發(fā)明實(shí)施例中，針對(duì)事件數(shù)據(jù)包，由業(yè)務(wù)盤的FPGA單元封裝且發(fā)送事件數(shù)據(jù)包和/或主控盤的FPGA單元接收且解析所述事件數(shù)據(jù)包；針對(duì)配置數(shù)據(jù)包，由主控盤的FPGA單元封裝且發(fā)送配置數(shù)據(jù)包和/或業(yè)務(wù)盤的FPGA單元接收且解析所述配置數(shù)據(jù)包；
[0012]針對(duì)由業(yè)務(wù)盤的FPGA單元封裝且發(fā)送事件數(shù)據(jù)包的情況，由于由業(yè)務(wù)盤的FPGA單元執(zhí)行封裝和發(fā)送事件數(shù)據(jù)包的任務(wù)(即，收發(fā)包任務(wù))，因而業(yè)務(wù)盤的CPU只需要執(zhí)行協(xié)議任務(wù)，從而在需要封裝和發(fā)送事件數(shù)據(jù)包時(shí)，業(yè)務(wù)盤的CPU不需要從協(xié)議任務(wù)切換到收發(fā)包任務(wù)，進(jìn)而提高了主控盤與業(yè)務(wù)盤的通信效率，而且由于FPGA單元為硬件單元，從而進(jìn)一步提聞了主控盤與業(yè)務(wù)盤的通彳目效率；
[0013]針對(duì)由主控盤的FPGA單元接收且解析所述事件數(shù)據(jù)包的情況，由于由主控盤的FPGA單元執(zhí)行接收和解析事件數(shù)據(jù)包的任務(wù)(S卩，收發(fā)包任務(wù))，因而在需要接收和解析事件數(shù)據(jù)包時(shí)，主控盤的CPU不需要從協(xié)議任務(wù)切換到收發(fā)包任務(wù)，進(jìn)而提高了主控盤與業(yè)務(wù)盤的通信效率，而且由于FPGA單元為硬件單元，從而進(jìn)一步提高了主控盤與業(yè)務(wù)盤的通信效率；
[0014]針對(duì)由主控盤的FPGA單元封裝且發(fā)送配置數(shù)據(jù)包的實(shí)施情況與由主控盤的FPGA單元接收且解析所述事件數(shù)據(jù)包的實(shí)施情況類似，大大提高了主控盤與業(yè)務(wù)盤的通信效率；
[0015]針對(duì)由業(yè)務(wù)盤的FPGA單元接收且解析所述配置數(shù)據(jù)包的實(shí)施情況與由業(yè)務(wù)盤的FPGA單元封裝且發(fā)送事件數(shù)據(jù)包的實(shí)施情況類似，大大提高了主控盤與業(yè)務(wù)盤的通信效率。
[0016]較佳地，所述事件數(shù)據(jù)包為由根據(jù)第一類事件得到的事件數(shù)據(jù)包或由根據(jù)第二類事件得到的事件數(shù)據(jù)包，其中第一類事件為業(yè)務(wù)盤的FPGA單元感知到的事件，第二類事件為除業(yè)務(wù)盤的FPGA單元以外的其他單元感知到且上報(bào)業(yè)務(wù)盤的CPU的事件。
[0017]在本發(fā)明實(shí)施例中，將業(yè)務(wù)盤感知到的事件分為第一類事件和第二類事件這兩種類型的事件，以便于針對(duì)不同的事件類型，采用不同的方式封裝成事件數(shù)據(jù)包。
[0018]較佳地，所述事件數(shù)據(jù)包為由根據(jù)第一類事件得到的事件數(shù)據(jù)包，業(yè)務(wù)盤的FPGA單元封裝事件數(shù)據(jù)包，包括:
[0019]業(yè)務(wù)盤的FPGA單元確定自身感知到的第一類事件為主控盤的CPU需要感知的事件時(shí)，封裝所述事件數(shù)據(jù)包；
[0020]所述事件數(shù)據(jù)包為由根據(jù)第二類事件得到的事件數(shù)據(jù)包，業(yè)務(wù)盤的FPGA單元封裝事件數(shù)據(jù)包，包括:
[0021]業(yè)務(wù)盤的FPGA單元根據(jù)業(yè)務(wù)盤的CPU發(fā)來的事件碼，確定所述事件碼對(duì)應(yīng)的第二類事件為主控盤的CPU需要感知的事件時(shí)，封裝所述事件數(shù)據(jù)包。
[0022]在本發(fā)明實(shí)施例中，業(yè)務(wù)盤的FPGA單元將主控盤的CPU需要感知的事件上報(bào)給主控盤的CPU，將主控盤的CPU抑制的事件不上報(bào)給主控盤的CPU，避免了浪費(fèi)時(shí)間對(duì)主控盤的CPU需要抑制的事件進(jìn)行封裝、發(fā)送、接收和解析，從而提高了主控盤與業(yè)務(wù)盤的通信效率，而且不會(huì)浪費(fèi)主控盤的CPU的工作時(shí)間，提高了主控盤的CPU的工作效率。
[0023]較佳地，所述事件數(shù)據(jù)包為由根據(jù)第一類事件得到的事件數(shù)據(jù)包，業(yè)務(wù)盤的FPGA單元封裝事件數(shù)據(jù)包，包括:
[0024]業(yè)務(wù)盤的FPGA單元根據(jù)第一類事件與事件碼的對(duì)應(yīng)關(guān)系，確定自身感知到的第一類事件對(duì)應(yīng)的事件碼，以及將確定的所述事件碼封裝成事件數(shù)據(jù)包。
[0025]在本發(fā)明實(shí)施例中，給出了業(yè)務(wù)盤的FPGA單元封裝第一類事件對(duì)應(yīng)的事件數(shù)據(jù)包的一種【具體實(shí)施方式】，業(yè)務(wù)盤的FPGA單元采用該種方式封裝事件數(shù)據(jù)包，由于根據(jù)約定的第一類事件與事件碼的對(duì)應(yīng)關(guān)系，確定自身感知到的第一類事件對(duì)應(yīng)的事件碼，而不需要由業(yè)務(wù)盤的CPU確定所述自身感知到的第一類事件對(duì)應(yīng)的事件碼，因而節(jié)省了封裝事件數(shù)據(jù)包的時(shí)間，提高了主控盤與業(yè)務(wù)盤的通信效率。
[0026]較佳地，所述事件數(shù)據(jù)包為由根據(jù)第二類事件得到的事件數(shù)據(jù)包，業(yè)務(wù)盤的FPGA單元封裝事件數(shù)據(jù)包，包括:
[0027]業(yè)務(wù)盤的FPGA單元將業(yè)務(wù)盤的CPU發(fā)來的第二類事件對(duì)應(yīng)的事件碼，封裝成事件數(shù)據(jù)包。
[0028]在本發(fā)明實(shí)施例中，給出了業(yè)務(wù)盤的FPGA單元封裝第二類事件對(duì)應(yīng)的事件數(shù)據(jù)包的一種【具體實(shí)施方式】。
[0029]較佳地，主控盤的FPGA單元解析所述事件數(shù)據(jù)包之后，還包括:主控盤的FPGA單元根據(jù)解析所述事件數(shù)據(jù)包得到的事件碼，確定所述解析得到的事件碼對(duì)應(yīng)的事件為主控盤的CPU需要感知的事件時(shí)，將所述解析得到的事件碼上報(bào)給主控盤的CPU。
[0030]在本發(fā)明實(shí)施例中，主控盤的FPGA單元將主控盤的CPU需要感知的事件上報(bào)給主控盤的CPU，將主控盤的CPU抑制的事件不上報(bào)給主控盤的CPU，避免了浪費(fèi)主控盤的CPU的工作時(shí)間，提高了主控盤的CPU的工作效率，以及提高了主控盤與業(yè)務(wù)盤的通信效率。
[0031]第二方面，本發(fā)明實(shí)施例提供的一種業(yè)務(wù)盤，包括FPGA單元；
[0032]業(yè)務(wù)盤的FPGA單元，用于封裝且發(fā)送事件數(shù)據(jù)包；和/或接收且解析配置數(shù)據(jù)包。在本發(fā)明實(shí)施例中，由業(yè)務(wù)盤的FPGA單元封裝且發(fā)送事件數(shù)據(jù)包和/或接收且解析配置數(shù)據(jù)包，由于在需要封裝且發(fā)送事件數(shù)據(jù)包和/或接收且解析配置數(shù)據(jù)包時(shí)，業(yè)務(wù)盤的CPU不需要從協(xié)議任務(wù)切換到收發(fā)包任務(wù)，進(jìn)而提高了主控盤與業(yè)務(wù)盤的通信效率，而且由于FPGA單元為硬件單元，從而進(jìn)一步提高了主控盤與業(yè)務(wù)盤的通信效率。
[0033]第三方面，本發(fā)明實(shí)施例提供的一種主控盤，包括FPGA單元；
[0034]主控盤的FPGA單元，用于接收且解析事件數(shù)據(jù)包；和/或封裝且發(fā)送配置數(shù)據(jù)包。
[0035]在本發(fā)明實(shí)施例中，由主控盤的FPGA單元封裝且發(fā)送配置數(shù)據(jù)包和/或接收且解析事件數(shù)據(jù)包，由于在需要封裝且發(fā)送配置數(shù)據(jù)包和/或接收且解析事件數(shù)據(jù)包時(shí)，主控盤的CPU不需要從協(xié)議任務(wù)切換到收發(fā)包任務(wù)，進(jìn)而提高了主控盤與業(yè)務(wù)盤的通信效率，而且由于FPGA單元為硬件單元，從而進(jìn)一步提高了主控盤與業(yè)務(wù)盤的通信效率。
[0036]第四方面，本發(fā)明實(shí)施例提供的一種接入設(shè)備，包括業(yè)務(wù)盤和主控盤，業(yè)務(wù)盤包括FPGA單元，主控盤包括FPGA單元，
[0037]業(yè)務(wù)盤的FPGA單元，用于封裝且發(fā)送事件數(shù)據(jù)包，以