的重新組建。具體組建過(guò)程如下，協(xié)處 理器采集打包格式的語(yǔ)音數(shù)據(jù)，為語(yǔ)音頻段設(shè)置各自音頻緩沖隊(duì)列，用于分離并暫存語(yǔ)音 頻段。在分離過(guò)程的同時(shí)完成音頻格式轉(zhuǎn)換工作。當(dāng)一個(gè)完整音頻段的頻段數(shù)據(jù)都寫(xiě)入各 自音頻緩沖隊(duì)列后，分別讀取各音頻緩沖隊(duì)列，以段為單位將頻段寫(xiě)入發(fā)送緩沖隊(duì)列。至 此，高速PCI發(fā)送緩沖隊(duì)列中已經(jīng)存入以平面格式音頻段為單位的語(yǔ)音數(shù)據(jù)，等待發(fā)送。
[0048] 在傳輸過(guò)程中，為每個(gè)流媒體寫(xiě)操作數(shù)據(jù)包設(shè)置特定地址和數(shù)據(jù)長(zhǎng)度，語(yǔ)音數(shù)據(jù) 以段為單位進(jìn)行循環(huán)發(fā)送。采用由協(xié)處理器發(fā)送讀操作請(qǐng)求方式讀取核心處理器處理后的 語(yǔ)音數(shù)據(jù)，核心處理器僅需對(duì)讀操作請(qǐng)求進(jìn)行讀取響應(yīng)即可，減小核心處理器在傳輸過(guò)程 中的時(shí)間與資源開(kāi)銷(xiāo)，使得核心處理器可以專(zhuān)注于音頻處理工作。其傳輸過(guò)程包括，為每個(gè) 讀操作數(shù)據(jù)包設(shè)置特定地址和長(zhǎng)度，語(yǔ)音數(shù)據(jù)按段循環(huán)發(fā)送。將頻段數(shù)據(jù)劃分為多個(gè)讀操 作數(shù)據(jù)包，包存儲(chǔ)地址可以由段基地址、頻段偏移量和段偏移量計(jì)算獲得。
[0049] 預(yù)定義核心處理器數(shù)據(jù)存儲(chǔ)單元包括寫(xiě)操作和讀操作的存儲(chǔ)地址計(jì)算。以寫(xiě)操作 為例進(jìn)行說(shuō)明。協(xié)處理器發(fā)送的每個(gè)寫(xiě)操作數(shù)據(jù)包中攜帶的數(shù)據(jù)將按順序?qū)懭牒诵奶幚砥?的音頻緩沖隊(duì)列中的連續(xù)存儲(chǔ)空間。因此，設(shè)置緩沖隊(duì)列中數(shù)據(jù)按音頻段排列;每個(gè)寫(xiě)操作 數(shù)據(jù)包中數(shù)據(jù)只能包含一個(gè)頻段，數(shù)據(jù)存儲(chǔ)地址依次連續(xù)遞增;在核心處理器音頻緩沖隊(duì) 列中數(shù)據(jù)按音頻段存儲(chǔ)，每段數(shù)據(jù)中同一頻段連續(xù)存儲(chǔ)，組成各頻段矩陣，便于核心處理器 完成首頻處理。
[0050] 本發(fā)明在傳輸語(yǔ)音數(shù)據(jù)過(guò)程中僅使用寫(xiě)操作、讀操作和應(yīng)答這3種操作，其中應(yīng)答 操作僅用來(lái)發(fā)送中斷信號(hào)。具體實(shí)現(xiàn)過(guò)程如下：
[0051] (1)在語(yǔ)音數(shù)據(jù)由協(xié)處理器寫(xiě)入核心處理器過(guò)程中，協(xié)處理器作為發(fā)送方，將模數(shù) 轉(zhuǎn)換后的數(shù)字音頻通過(guò)寫(xiě)操作寫(xiě)入核心處理器對(duì)應(yīng)的片外存儲(chǔ)區(qū)，音頻在寫(xiě)片外存儲(chǔ)區(qū) 時(shí)，核心處理器禁止對(duì)該存儲(chǔ)區(qū)進(jìn)行操作。當(dāng)協(xié)處理器寫(xiě)完一段數(shù)據(jù)之后，發(fā)送一個(gè)應(yīng)答操 作，通知核心處理器可以對(duì)該段數(shù)據(jù)進(jìn)行處理，保證協(xié)處理器與核心處理器之間的同步。為 了保證核心處理器上處理的連續(xù)性，在核心處理器上設(shè)置了 8段緩沖隊(duì)列，可以循環(huán)對(duì)數(shù)據(jù) 段進(jìn)行處理。
[0052] (2)在語(yǔ)音數(shù)據(jù)由核心處理器寫(xiě)入?yún)f(xié)處理器的過(guò)程中，每當(dāng)核心處理器處理完一 段音頻之后，發(fā)送應(yīng)答操作通知協(xié)處理器可以進(jìn)行數(shù)據(jù)讀取。協(xié)處理器接收到該同步信號(hào) 之后，作為發(fā)送方，將核心處理器處理后的語(yǔ)音數(shù)據(jù)通過(guò)讀操作讀入?yún)f(xié)處理器的緩沖隊(duì)列 中。在實(shí)際運(yùn)行過(guò)程中，為保證數(shù)模轉(zhuǎn)換后音頻的連續(xù)性，必須維持協(xié)處理器緩沖隊(duì)列不 空，同時(shí)要兼顧數(shù)據(jù)采集的碼率。為了防止出現(xiàn)同步問(wèn)題，設(shè)定在核心處理器處理完兩段數(shù) 據(jù)后向協(xié)處理器發(fā)送應(yīng)答，使其進(jìn)行讀操作。在讀的過(guò)程中，協(xié)處理器只需維護(hù)自己的緩沖 隊(duì)列即可。在設(shè)計(jì)狀態(tài)機(jī)實(shí)現(xiàn)讀寫(xiě)功能時(shí)，以讀優(yōu)先的方式進(jìn)行操作，設(shè)置當(dāng)緩沖隊(duì)列中的 數(shù)據(jù)小于預(yù)設(shè)字節(jié)數(shù)時(shí)，進(jìn)行讀操作，否則，進(jìn)行寫(xiě)操作。在讀數(shù)據(jù)的過(guò)程中，不能進(jìn)行寫(xiě)操 作，但此時(shí)麥克風(fēng)的模擬音頻信號(hào)卻仍然在實(shí)時(shí)輸入，為了保證讀數(shù)據(jù)的時(shí)間內(nèi)采集用的 緩沖隊(duì)列不溢出需要計(jì)算緩沖隊(duì)列的最大值。
[0053] 具體控制過(guò)程如下：
[0054] (1)由于音頻是以段為單位進(jìn)行采集并傳輸?shù)骄彌_隊(duì)列的，因此，為保證段數(shù)據(jù)結(jié) 構(gòu)的完整性，當(dāng)緩沖隊(duì)列中數(shù)據(jù)不少于一段且此時(shí)沒(méi)有讀請(qǐng)求時(shí)，可發(fā)送數(shù)據(jù)，即完成一次 流媒體寫(xiě)操作。
[0055] (2)在協(xié)處理器向核心處理器發(fā)送數(shù)據(jù)時(shí)，當(dāng)完成一段數(shù)據(jù)的傳輸且此時(shí)沒(méi)有讀 請(qǐng)求時(shí)，即可通過(guò)發(fā)送應(yīng)答操作通知核心處理器處理接收到的當(dāng)前段數(shù)據(jù);在協(xié)處理器從 核心處理器讀取數(shù)據(jù)過(guò)程中，當(dāng)核心處理器處理完兩段語(yǔ)音數(shù)據(jù)時(shí)發(fā)送應(yīng)答操作通知協(xié)處 理器讀取第一段數(shù)據(jù)。
[0056] (3)以協(xié)處理器接收緩沖隊(duì)列中數(shù)據(jù)量和核心處理器發(fā)送給協(xié)處理器的應(yīng)答操作 為觸發(fā)條件，當(dāng)緩沖隊(duì)列中有多于一段的剩余空間即可組建讀操作完成一段數(shù)據(jù)的讀取。 [0057]在傳輸過(guò)程中，為提高編碼效率以及總線的利用率，本發(fā)明還計(jì)算當(dāng)前總線支持 的最大傳輸碼率，自適應(yīng)地調(diào)整協(xié)處理器的輸出碼率。傳輸速率計(jì)算公式如下：
[0058]
[0059] 式中：RTT為往返時(shí)間；RT0為重傳間隔;Pis為丟包率;Psize為發(fā)送的數(shù)據(jù)包的大 小。上述所需參數(shù)依靠由目標(biāo)方周期性向發(fā)送方發(fā)送的目標(biāo)方響應(yīng)數(shù)據(jù)包。其中包含了間 隔抖動(dòng)、已接收?qǐng)?bào)告數(shù)、累計(jì)丟包數(shù)等重要參數(shù)。協(xié)處理器根據(jù)這些參數(shù)計(jì)算檢測(cè)當(dāng)前總線 狀況，并根據(jù)檢測(cè)結(jié)果進(jìn)行碼率的自適應(yīng)調(diào)整。
[0060] 本發(fā)明對(duì)語(yǔ)音數(shù)據(jù)傳輸過(guò)程細(xì)化為啟動(dòng)和防止擁塞兩個(gè)階段。
[0061 ] (1)啟動(dòng)階段。通過(guò)量化值QV的動(dòng)態(tài)改變來(lái)實(shí)現(xiàn)碼率的調(diào)整。QV值越大，碼率越小， 音頻的質(zhì)量越差，設(shè)置QVmX和QVmin為量化值最大值和最小值。首先初始化QV=QV max，然后根 據(jù)數(shù)據(jù)包反饋的丟包率Pis進(jìn)行操作選擇。當(dāng)Pis = 〇時(shí)，使用公式QV=max(QV-2X (1-QA^ )-f3，QVmin)進(jìn)行QV的調(diào)整，其中QV為QV的均值，β為參數(shù)），如果連續(xù)5個(gè)響應(yīng)數(shù)據(jù)包中有3個(gè)丟 包率非〇或者QV減小到QV min，則進(jìn)入防止擁塞階段。
[0062] (2)防止擁塞階段。當(dāng)碼率與帶寬達(dá)到適應(yīng)后，進(jìn)入到防止擁塞階段，進(jìn)行碼率的 自適應(yīng)調(diào)整。
[0063] 首先，根據(jù)獲取的傳輸速率br可計(jì)算得到起始音頻量化值start: start(br)=aX brb+c
[0064] 式中：a、b、c為常系數(shù)。
[0065] 再根據(jù)start和量化閾值Th對(duì)QV的值進(jìn)行調(diào)整，當(dāng)start〈QV_量化閾值Th時(shí)，降低 量化值，QV取start和QVmin中較大值。當(dāng)start>QV+量化閾值Th時(shí)，提高量化值，QV取start和 QVmax*較小值。當(dāng)QV-Th < start < QV+Th時(shí)，不改變編碼量化值。
[0066]其中，量化閾值Th是調(diào)整QV的閾值。設(shè)置量化閾值Th的計(jì)算公式為:量化閾值Th = l/4X(l+QV(QV+0))式中：Θ 為參數(shù)。
[0067] 由于本發(fā)明方法協(xié)處理器在讀寫(xiě)過(guò)程中都是作為傳輸數(shù)據(jù)包的發(fā)送方，而核心處 理器作為響應(yīng)端只需接收和發(fā)送簡(jiǎn)潔的應(yīng)答信號(hào)，其目標(biāo)方請(qǐng)求與目標(biāo)方響應(yīng)端口實(shí)現(xiàn)相 對(duì)簡(jiǎn)單。因此，傳輸過(guò)程設(shè)計(jì)的難度集中在協(xié)處理器的發(fā)送方的請(qǐng)求與發(fā)送方響應(yīng)兩個(gè)端 口。其中，發(fā)送方的請(qǐng)求模塊做為一次操作的開(kāi)始，負(fù)責(zé)組建請(qǐng)求數(shù)據(jù)包;發(fā)送方響應(yīng)模塊 負(fù)責(zé)接收讀操作的響應(yīng)數(shù)據(jù)包。
[0068] 發(fā)送方請(qǐng)求模塊包含以下4部分:控制單元、數(shù)據(jù)包生成單元、請(qǐng)求生成單元和緩 沖隊(duì)列。其中，控制單元是整個(gè)發(fā)送方的請(qǐng)求模塊的核心控制部分，用于檢測(cè)是否發(fā)送數(shù) 據(jù)、控制何時(shí)發(fā)送數(shù)據(jù)以及組建數(shù)據(jù)包信息，控制單元監(jiān)控緩沖隊(duì)列狀態(tài)，控制數(shù)據(jù)包生成 單元完成數(shù)據(jù)包發(fā)送;數(shù)據(jù)包生成單元負(fù)責(zé)具體的數(shù)據(jù)組建工作，產(chǎn)生數(shù)據(jù)包包頭信息，并 將包頭信息傳遞到請(qǐng)求生成單元，監(jiān)控請(qǐng)求生成單元狀態(tài)并向控制單元反饋;請(qǐng)求生成單 元負(fù)責(zé)與程序的發(fā)送方的請(qǐng)求端口協(xié)同將組建好的數(shù)據(jù)包信息傳遞給程序，完整的數(shù)據(jù)包 包括包頭信息和數(shù)據(jù)信息，請(qǐng)求生成單元的包頭信息來(lái)自數(shù)據(jù)包生成單元，數(shù)據(jù)信息可以 直接取自緩沖隊(duì)列或接收數(shù)據(jù)包生成單元傳遞的數(shù)據(jù);緩沖隊(duì)列是發(fā)送數(shù)據(jù)緩沖隊(duì)列。
[0069] 語(yǔ)音數(shù)據(jù)依次通過(guò)緩沖隊(duì)列和請(qǐng)求生成單元，最終由請(qǐng)求生成單元傳遞到程序的 發(fā)送方的請(qǐng)求端口并通過(guò)鏈路發(fā)出?？刂茊卧菂f(xié)處理器所有高速PCI請(qǐng)求的發(fā)起者，也是 協(xié)處理器控制高速PCI通路數(shù)據(jù)收發(fā)的核心，使用控制單元模塊請(qǐng)求操作狀態(tài)機(jī)完成高速 PCI通路控制工作。狀態(tài)機(jī)包含以下?tīng)顟B(tài):初始化、就緒、流媒體寫(xiě)入、應(yīng)答、讀取和發(fā)送狀 態(tài)。初始化狀態(tài)是狀態(tài)機(jī)的初始狀態(tài)，當(dāng)高速PCI硬件初始化成功后進(jìn)入就緒狀態(tài)，否則繼 續(xù)等待;就緒狀態(tài)表示高速PCI鏈路正常，當(dāng)發(fā)送請(qǐng)求來(lái)臨并且程序就緒時(shí)，進(jìn)入對(duì)應(yīng)發(fā)送 請(qǐng)求狀態(tài)，若高速PCI鏈路異常，則進(jìn)入初始化狀態(tài);讀取、應(yīng)答和流媒體寫(xiě)入狀態(tài)分別是發(fā) 送讀操作、應(yīng)答操作和寫(xiě)操作狀態(tài)，每種操作分別組建各自的有效操作信息，當(dāng)程序狀態(tài)就 緒時(shí)進(jìn)入發(fā)送狀態(tài)，否則等待，若PCI鏈路出現(xiàn)異?；蛘咧袛?，則進(jìn)入就緒狀態(tài);發(fā)送狀態(tài)為 PCI請(qǐng)求操作發(fā)送狀態(tài)，控制單元模塊將組建好的數(shù)據(jù)信號(hào)傳遞給數(shù)據(jù)包生成單元模塊，命 令數(shù)據(jù)包生成單元模塊開(kāi)始組建數(shù)據(jù)包的包頭信息，并發(fā)送高速PCI數(shù)據(jù)包，當(dāng)數(shù)據(jù)包生成 單元完成數(shù)據(jù)接收則進(jìn)入就緒狀態(tài)，否則繼續(xù)等待，若出現(xiàn)鏈路異?；蛘咧袛?，則進(jìn)入就緒 狀態(tài)。
[0070] 發(fā)送方響應(yīng)模塊負(fù)責(zé)接收并解析核心處理器發(fā)送的讀操作響應(yīng)操作數(shù)據(jù)包數(shù)據(jù)， 包括響應(yīng)處理單元和緩沖隊(duì)列兩部分，響應(yīng)處理單元負(fù)責(zé)接收及解析數(shù)據(jù)包，緩沖隊(duì)列是 接收數(shù)據(jù)緩沖隊(duì)列。響應(yīng)處理單元接收解析數(shù)據(jù)工作由響應(yīng)處理單元模塊操作解析狀態(tài)機(jī) 控制完成。響應(yīng)處理單元狀態(tài)機(jī)只包括3個(gè)狀態(tài):初始化、就緒和接收狀態(tài)。初始化狀態(tài)是初 始狀態(tài)，表示