一種基于dds芯片的多頻信號產生方法
【技術領域】
[0001] 本發(fā)明屬于雷達信號產生技術領域，特別是涉及一種多頻信號產生方法。
【背景技術】
[0002] 多頻信號指同時發(fā)射的多載頻信號，每個頻點信號仍為無調制單頻信號。多頻信 號可以引起電子偵收設備的測頻誤差、分選困難，也迫使電子干擾設備展寬干擾信號帶寬， 從而降低干擾效果。雷達接收處理時只接收處理其中的1個載頻信號，仍然為窄帶接收處 理。多頻信號的產生如利用單頻信號簡單相加，則隨著通道數(shù)的增加，信號經過飽和放大器 后，噪聲會快速增加，這是雷達系統(tǒng)不能接受的。Grogory和Katz提出一種多頻信號產生的 方法，利用該方法產生的信號經過飽和放大器后噪聲沒有明顯的增加。
[0003] 該方法利用傳統(tǒng)的FM調制（角度調制）作為基礎，其調制公式為：
[0004]
[0005] 其中，f。為載波頻率，為調制頻率，β為調制指數(shù)，該信號經過級數(shù)展開后可知， 該信號頻譜中含有無窮個頻率分量，且頻率分量之間的頻率間隔為匕，幅度為關于調制指 數(shù)β的η階貝塞爾函數(shù)，上式如取N = 1，α。= 〇，a 1= JT /2,則
[0006] S(t) = sin(2* π *[cos(6* π *fm*t)+sin(2* π *fm*t)]) (2)
[0007] 當β取值為JQ(i3 ) = Λ(β )時，即能保證產生等幅度等間隔的瞬時多頻信號。
[0008] 傳統(tǒng)的FM常用的調制方式一般采用模擬電路實現(xiàn)，利用調制信號直接控制VC0， 使它輸出的頻率正比于外加的控制電壓。該方法優(yōu)點是能產生較大的頻偏，缺點是需要利 用PLL電路來鎖定頻率，電路較復雜。本專利基于該直接調頻的思想，利用目前某些DDS芯 片具有的內置RAM，可任意快速調制頻率、相位的特點，事先找到調制信號的周期，將一個周 期內的頻率/相位波形采樣后存入DDS芯片的內置RAM內，DDS芯片根據(jù)RAM中的頻率/相 位數(shù)據(jù)快速產生對應的調制波形。

【發(fā)明內容】

[0009] 發(fā)明創(chuàng)造的目的
[0010] 針對雷達系統(tǒng)中需要產生多頻調制信號，設計出一種調制方式簡單有效，利用DDS 芯片產生多頻調制信號。
[0011] 技術方案
[0012] 利用DDS芯片，輔以FPGA控制，將調制信號利用mat lab等工具計算出一個周期內 的相位波形數(shù)據(jù)，通過硬件邏輯寫入DDS芯片RAM中，上電初始化后，使DDS芯片直接根據(jù) 該相位曲線及預先設定的播放速率將信號播放出來，完成多頻信號調制。
[0013] -種基于DDS芯片的多頻信號產生方法，本方法包括以下步驟：
[0014] 第一步，根據(jù)多頻信號產生的公式（2)，在仿真軟件中模擬生成該多頻信號，并計 算出對應調制指數(shù)β的值，利用仿真軟件計算出一個調制周期1/圪內相位波形對應的相 位波形數(shù)據(jù)，并將數(shù)據(jù)進行模2 31，然后歸一化處理；
[0015] S(t) = sin(2* π *[cos(6* π *fm*t)+sin(2* π *fm*t)]) (2)
[0016] 其中，f。表示載波頻率，β表示調制指數(shù)，:^表示調制頻率。
[0017] 第二步，利用DDS芯片能存儲并播放相位波形數(shù)據(jù)的RAM模式，將DDS芯片配置成 RAM模式下連續(xù)循環(huán)方式的調相方式，將第一步歸一化后的相位波形數(shù)據(jù)依次利用控制器 寫入RAM內的對應地址，DDS芯片輸出頻率設置在載波頻率f。上；
[0018] 第三步，上電后，控制器控制DDS芯片選擇RAM區(qū)域的引腳profile，DDS芯片內部 播放地址指針指向RAM內數(shù)據(jù)的內起始地址，開始的相位數(shù)據(jù)輸出，每輸出一次數(shù)據(jù)，播放 地址指針指向的RAM內數(shù)據(jù)的內起始地址加1，DDS內部輸出載頻頻率時疊加上該輸出相位 數(shù)據(jù)后即形成了多頻調制的信號輸出，相位數(shù)據(jù)播放結束后，DDS芯片內部播放地址指針又 重新跳回RAM內數(shù)據(jù)的內起始地址，循環(huán)播放。
[0019] 發(fā)明創(chuàng)造的優(yōu)點
[0020] 1.可以與雷達波形產生共用DDS芯片，不需要設計額外硬件電路；
[0021] 2.基于成熟的DDS芯片，實現(xiàn)方式簡單有效，硬件邏輯占用資源少；
[0022] 3.中心頻率f。及調制信號L可調；
【附圖說明】
[0023] 該專利的實現(xiàn)框圖如圖1所示，硬件主要包括控制器芯片、DDS芯片，前者一般由 FPGA芯片完成，選取頻率穩(wěn)定度較高的晶振作為DDS芯片的參考頻率Fr，DDS內部將產生 一個Fr/4的頻率作為控制器的時鐘輸入，以滿足外部控制器與DDS同步的要求。
[0024] 圖2為實施例中多頻信號S(t)利用仿真軟件模擬產生后，經過FFT計算得出的頻 譜圖，圖中橫軸表示頻率值，縱軸表示頻率對應的幅值。
[0025] 圖3為實施例中調制信號m(t) -個周期內的時域波形圖，圖中橫軸表示時間，縱 軸表示某時刻對應的調制信號幅值。
【具體實施方式】
[0026] -種基于DDS芯片的多頻信號產生方法，本方法包括以下步驟：
[0027] 第一步，根據(jù)多頻信號產生的公式（2)，在仿真軟件中模擬該信號的產生，利用 FFT產生信號頻譜，該信號頻譜由多根頻譜線組成，從頻譜中找到這多根頻譜線滿足"等幅 輸出"條件所對應的β的值；調制信號m(t)公式（3)的周期T = 1/fm，利用仿真軟件產生 一個周期T對應的調制信號數(shù)據(jù)，并將該數(shù)據(jù)段進行模2 π處理，DDS芯片內相位控制參數(shù) 是N位無符號二進制數(shù)，相位范圍是（0~2 π )，故二進制數(shù)最大值2N對應的相位是2 π， 將模2 π處理后的數(shù)據(jù)再進行最大值2Ν歸一化處理，并轉換成無符號二進制數(shù)段；同時，根 據(jù)參考頻率計算出載頻f〇對應的無符號二進制數(shù)，用于DDS芯片中設定載波頻率。
[0028] 第二步，利用FPGA對DDS芯片進行初始化，將DDS配置成RAM工作模式下的連續(xù)循 環(huán)播放方式，調制方式設定為調相，并根據(jù)第一步計算好的二進制數(shù)據(jù)段的長度，確定DDS 芯片內RAM使用的起始地址與結束地址，以及地址步進率，并將二進制數(shù)據(jù)段寫入RAM中， DDS芯片輸出頻率設置在載波頻率fO上。
[0029] 第三步，當上電FPGA對DDS芯片進行初始化后，DDS芯片內部根據(jù)設置的頻率輸 出載波信號，同時，DDS芯片內部播放地址指針指向RAM內數(shù)據(jù)的內起始地址，開始的相位 數(shù)據(jù)循環(huán)輸出，DDS芯片內部輸出載頻頻率時疊加上該輸出相位數(shù)據(jù)后即形成了多頻調制 的信號輸出，當播放完最后一個地址后，指針跳轉到起始地址繼續(xù)播放，以此類推。
[0030] 以上所述仿真軟件為matlab〇
[0031] m(t) = β * [cos (6* π *le6*t)+sin (2* π *le6*t) ] (3)
[0032] 實施例
[0033] 本專利選用中電58所的JDDS9910,它是一款內置14位DAC的直接數(shù)字頻率合成 器，支持高達1GHz的采樣速率，內部集成了靜態(tài)RAM，支持頻率、相位或振幅調制的組合，其 RAM由1024*32bits控制字組成，可分成8個獨立的空間分別對其配置；所述控制器可選用 各類FPGA，本專利中選用Xi 1 inx公司的Spartan3的一款FPGA，它擁有可配置10達144個， 是低成本、高效能的優(yōu)選芯片，有豐富可靈活配置的邏輯資源，還可以使用附帶的PLL軟核 合成想要的各種時鐘，該FPGA內需完成對DDS芯片的初始化工作，包括DDS初始化配置、 RAM工作模式配置、以及相位波形數(shù)據(jù)寫入DDS的RAM。利用JDDS9910產生中心頻率為Fc =50M，3dB信號帶寬為10M，頻率間隔為1M的多頻信號，晶振Fr = 1GHz。本方法包括以 下步驟：
[0034] 第一步，寫出多頻信號的公式如下：
[0035] S (t) = sin (2*π*50e6*t+β *[cos (6*π*le6*t)+sin(2*π*le6*t)])
[0036] 在matlab中利用FFT計算出其頻譜，求出譜線對應幅度差值最小時對應的調頻指 數(shù)β，如圖1所示為多頻信號部分頻譜圖，中間有9根譜線的頻率差為1M，且經仿真計算當 β =1.4時輸出幅度差小于1.8dB。圖2為調制信號的時域波形圖，可以看出，該信號的周 期為250個點，因為DDS內更新一次相位的最小時間為Fr/4 = 250M，因此1M調制信號在 250M采樣率下需要250個點才能播放完成一個周期。
[0037] 所述的相位波形數(shù)據(jù)計算方法為：假設調制信號的時域波形中某點的值為X，則 該點對應的相位波形數(shù)據(jù)Y = mod (X，2 π ) *216/2 π，利用該公式可計算出所需要的250個 相位波形數(shù)據(jù)，再轉換成無符號二進制數(shù)即可。
[0038] 第二步，利用DDS芯片能存儲并播放相位波形數(shù)據(jù)的RAM模式，將DDS配置成RAM 模式下連續(xù)循環(huán)播放的的調相方式，并確定RAM使用的地址空間即起始地址與結束地址， 以及地址步進率。這里，起始地址設置為0,結束地址設置為249,地址步進率設為250M。
[0039] 第三步，當上電FPGA對DDS芯片進行初始化后，DDS芯片內部根據(jù)設置的頻率輸 出100M載波信號，同時，DDS芯片內部播放地址指針指向RAM內數(shù)據(jù)的內起始地址0,開始 的相位數(shù)據(jù)循環(huán)輸出，DDS芯片內部輸出載頻頻率時，以250M速率疊加上該輸出相位數(shù)據(jù) 后即形成了多頻調制的信號輸出，當播放完最后一個地址249后，指針跳轉到起始地址0繼 續(xù)播放，以此類推。
[0040] 這里要指出的是由于DDS芯片內部最高相位更新速率為250M，因此利用該方法產 生的多頻信號，其頻譜在250M的兩邊是有諧波的，需加濾波器進行濾波。調制信號的頻率 也必須是能整除250M，且調制信號頻率fm〈2M。
【主權項】
1. 一種基于DDS芯片的多頻信號產生方法，其特征是，本方法包括以下步驟： 第一步，根據(jù)多頻信號產生的公式（2)，在仿真軟件中模擬生成該多頻信號，并計算出 對應調制指數(shù)β的值，利用仿真軟件計算出一個調制周期1/圪內相位波形對應的相位波 形數(shù)據(jù)，并將數(shù)據(jù)進行模2 π，然后歸一化處理； S (t) = sin (2* π *f〇*t+ β * [cos (6* π +sin (2* π ] (2) 其中，f。表示載波頻率，β表示調制指數(shù)，:^表示調制頻率； 第二步，利用DDS芯片能存儲并播放相位波形數(shù)據(jù)的RAM模式，將DDS芯片配置成RAM 模式下連續(xù)循環(huán)方式的調相方式，將第一步歸一化后的相位波形數(shù)據(jù)依次利用控制器寫入 RAM內的對應地址，DDS芯片輸出頻率設置在載波頻率f。上； 第三步，上電后，控制器控制DDS芯片選擇RAM區(qū)域的引腳profile，DDS芯片內部播放 地址指針指向RAM內數(shù)據(jù)的內起始地址，開始的相位數(shù)據(jù)輸出，每輸出一次數(shù)據(jù)，播放地址 指針指向的RAM內數(shù)據(jù)的內起始地址加1，DDS內部輸出載頻頻率時疊加上該輸出相位數(shù)據(jù) 后即形成了多頻調制的信號輸出，相位數(shù)據(jù)播放結束后，DDS芯片內部播放地址指針又重新 跳回RAM內數(shù)據(jù)的內起始地址，循環(huán)播放。
【專利摘要】本發(fā)明屬于雷達信號產生技術領域，特別是涉及一種多頻信號產生方法。本發(fā)明利用DDS芯片，輔以FPGA控制，將調制信號利用matlab等工具計算出一個周期內的相位波形數(shù)據(jù)，通過硬件邏輯寫入DDS芯片RAM中，上電初始化后，使DDS芯片直接根據(jù)該相位曲線及預先設定的播放速率將信號播放出來，完成多頻信號調制。
【IPC分類】G01S7/35
【公開號】CN105676193
【申請?zhí)枴?br>【發(fā)明人】包可佳, 蘇光鋒, 唐琦
【申請人】中國航空工業(yè)集團公司雷華電子技術研究所
【公開日】2016年6月15日
【申請日】2014年11月20日