一種逐次逼近型模數(shù)轉(zhuǎn)換器及其數(shù)字后端冗余校正方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于模數(shù)混合集成電路設(shè)計(jì)領(lǐng)域，涉及一種逐次逼近型模數(shù)轉(zhuǎn)換器及其數(shù) 字后端冗余校正方法。
【背景技術(shù)】
[0002] 模數(shù)轉(zhuǎn)換器是連接自然界模擬信號(hào)與數(shù)字處理系統(tǒng)的橋梁，是集成電路設(shè)計(jì)的一 個(gè)重要方向。當(dāng)代無(wú)線便攜設(shè)備驅(qū)使模數(shù)轉(zhuǎn)換器向著高速、高精度以及低功耗的方向發(fā)展。 與快閃型模數(shù)轉(zhuǎn)換器、流水線型模數(shù)轉(zhuǎn)換器相比，逐次逼近型模數(shù)轉(zhuǎn)換器擁有相對(duì)較低的 功耗，中等甚至較高的轉(zhuǎn)換速度和精度。其數(shù)字化程度高，能夠充分受益于當(dāng)代集成電路特 征尺寸的日益縮小，因此被廣泛應(yīng)用，成為了模數(shù)轉(zhuǎn)換器設(shè)計(jì)領(lǐng)域的一大熱點(diǎn)。
[0003]圖1為逐次逼近型模數(shù)轉(zhuǎn)換器的結(jié)構(gòu)示意圖。采樣保持電路采集輸入的模擬信號(hào) 并且一直保持;逐次逼近邏輯電路將數(shù)字信號(hào)輸入數(shù)模轉(zhuǎn)換器，轉(zhuǎn)換成估計(jì)的模擬量，再將 估計(jì)的模擬量與采集的模擬量進(jìn)行比較，比較結(jié)果反饋給逐次逼近邏輯電路。該邏輯通過(guò) 二分法逐漸逼近所采集的模擬信號(hào)，最終得到最接近輸入的數(shù)字輸出。
[0004]數(shù)模轉(zhuǎn)換器是影響逐次逼近型模數(shù)轉(zhuǎn)換器精度和速度關(guān)鍵模塊。電荷重分配型數(shù) 模轉(zhuǎn)換器電路由電容陣列組成，該電路功耗低，并且其面積能夠隨著集成電路特征尺寸的 縮小而縮小，因此廣泛應(yīng)用于逐次逼近型模數(shù)轉(zhuǎn)換器中。圖2為一個(gè)9位的電荷分配型數(shù)模 轉(zhuǎn)換器的電容陣列，隨著轉(zhuǎn)換器精度的提升，電路中的電容值和面積將呈指數(shù)增長(zhǎng)。因此， 該結(jié)構(gòu)不適合用于高精度的逐次逼近型模數(shù)轉(zhuǎn)換器。
[0005] 分段式電容陣列可以解決電容值和面積隨分辨率增長(zhǎng)過(guò)快的問(wèn)題。圖3為一個(gè)9位 的分段式電容陣列，該陣列由高位電容陣列、低位電容陣列以及連接兩個(gè)陣列的橋電容Cb 組成。高位電容陣列和低位電容陣列相同，都是由容值為C，C，2C，4C，8C(C是單位電容值)五 個(gè)電容組成，橋電容的大小為16/15C。相比于傳統(tǒng)的電容陣列，電容分段式陣列將電容值減 小到了 33.07C。
[0006] 然而電容分段式結(jié)構(gòu)容易受到失配和寄生的影響，帶來(lái)非線性，影響整個(gè)逐次逼 近型模數(shù)轉(zhuǎn)換器的性能。如圖4所示，電容CPdPC P2是寄生電容，該電容值取決于制造工藝， 會(huì)使得設(shè)計(jì)好的高位電容陣列與低位電容陣列的比重失調(diào)；橋電容Cb往往不是一個(gè)整數(shù)， 實(shí)際制造的過(guò)程很難精確地產(chǎn)生這樣一個(gè)數(shù)值，于是橋電容值與理想值也有一定的偏差。 橋電容的失配和寄生電容的存在，會(huì)很大程度上降低模數(shù)轉(zhuǎn)換器的精度。

【發(fā)明內(nèi)容】

[0007] 基于上述背景，針對(duì)電容分段式逐次逼近型模數(shù)轉(zhuǎn)換電路存在的工藝失配和寄生 電容的問(wèn)題，本發(fā)明提出了一種數(shù)字后端冗余校正方法，在逐次逼近數(shù)字邏輯中增加一次 轉(zhuǎn)換循環(huán)得到額外的校正位Dcal，校正邏輯通過(guò)校正位的數(shù)值判斷電容的失配信息，并反饋 給增加的電容補(bǔ)償電路，對(duì)電容陣列進(jìn)行校正，緩解分段式電荷重分配型模數(shù)轉(zhuǎn)換電路中 工藝失配和寄生電容的問(wèn)題，從而提高逐次逼近型模數(shù)轉(zhuǎn)換器的實(shí)際精度。
[0008] 定量分析電容失配和寄生電容引起的分段式數(shù)模轉(zhuǎn)換電路的非線性。以圖4所示 的9位的分段式模數(shù)轉(zhuǎn)換器的電容陣列為例，高位端電容C7~Cs和低位端電容C3~Cd的上極 板分別接在橋電容Cb的兩端；高位端電容的上極板同時(shí)與比較器的輸入端相連;橋電容的 兩端通過(guò)開(kāi)關(guān)0S連接到Vcm，這里Vcm=1/2V dd，Vdd是給定的參考電壓。電容C7~Co用于產(chǎn)生9 位的輸出碼，高位端的電容Cs是采樣電容，低位端的Cd是匹配電容，C P1，CP2是寄生電容。在采 樣階段，開(kāi)關(guān)0S閉合，即所有電容的上極板連接到Vcm;高位端的電容下極板對(duì)輸入電壓V in 進(jìn)行采樣，低位端的電容下極板連接到V?。在轉(zhuǎn)換階段，開(kāi)關(guān)#S打開(kāi)，高位端的所有電容下 極板接到V?，從而將輸入電壓與Vcm進(jìn)行比較。模數(shù)轉(zhuǎn)換器的最高位D 8將由以下規(guī)則產(chǎn)生:如 果Vp-VcmM)，那么D8 = O，同時(shí)電容C7的下極板將被轉(zhuǎn)接到地端GND;如果Vp-VoKO，則D8 = 1，電 容C7的下極板將被接到Vdd。然后，模數(shù)轉(zhuǎn)換器的第二位輸出D7將以同樣的方式產(chǎn)生。該過(guò)程 一直持續(xù)到9位輸出D 8~Do全部轉(zhuǎn)換完成。將低位端所有電容和橋電容的等效電容表示為 Cef，該等效電容與單位電容C的比值定義為ε。在不存在失配與寄生的條件下，ε = 1;但是考 慮到橋電容Cr的失配以及寄牛電容Cp1和Cp2的影響，ε可以表示為：
[0009]
[0010] 若ε不等于1，那么在模數(shù)轉(zhuǎn)換器的輸出中將產(chǎn)生錯(cuò)誤碼，如圖5所示。如果ε〈1，輸 出碼中將產(chǎn)生寬碼錯(cuò)誤，數(shù)碼"xxxxlllll"和"χχχχΟΟΟΟΟ"的數(shù)碼密度會(huì)多于其他的輸出 碼；如果ε>1，輸出碼中出現(xiàn)失碼錯(cuò)誤，數(shù)碼"χχχχ? 111Γ和"χχχχΟΟΟΟΟ"的數(shù)碼密度將少于 其他的輸出碼。
[0011] 本發(fā)明利用寬碼和失碼的數(shù)碼特征進(jìn)行數(shù)字校正。首先，當(dāng)9位的輸出數(shù)碼全部轉(zhuǎn) 換完成以后，數(shù)字邏輯會(huì)控制低位端的匹配電容Cd進(jìn)行額外的一次轉(zhuǎn)換，根據(jù)上述的轉(zhuǎn)換 規(guī)則，若前一位數(shù)碼Do = 0，將Cd的下極板接至IjGND;若Do = 1，則將Cd的下極板接到Vdd ;從而得 到一位冗余校正位Dcal。當(dāng)校正邏輯檢測(cè)到輸出碼為"xxxxOOOOO"時(shí)，同時(shí)檢測(cè)其校正位 Dcal。由圖6可以看出，若ε〈1，此時(shí)的校正位Dcal在某些輸入下會(huì)等于"0"；若O 1，則校正位 Dcal在任何輸入下都等于"Γ 〇
[0012] 因此，可以通過(guò)檢測(cè)逐次逼近型模數(shù)轉(zhuǎn)換器輸出中數(shù)碼"ΧΧΧΧ00000"的校正位Dcal 來(lái)判斷是否存在失配，并進(jìn)行數(shù)字校正。若檢測(cè)到的Di-直為"1"，那么可以判斷ε>1，數(shù)字 校正邏輯會(huì)減小ε;若檢測(cè)到Dcal為0,可以判斷ε〈1，校正邏輯會(huì)適當(dāng)提高ε使其接近于1，從 而實(shí)現(xiàn)校正。
[0013]為實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案如下：
[0014] 一種帶有數(shù)字后端校正功能的逐次逼近型模數(shù)轉(zhuǎn)換器，其特征包括：
[0015]比較器；
[0016]與比較器輸入端相連的帶校正模塊的電荷重分配型數(shù)模轉(zhuǎn)換器電路；
[0017] 與上述的數(shù)模轉(zhuǎn)換器電路、比較器相連的采樣保持電路；
[0018] 與比較器輸出端相連的能夠產(chǎn)生校正位的逐次逼近邏輯電路；
[0019] 與逐次逼近邏輯電路、數(shù)模轉(zhuǎn)換器電路相連接的數(shù)字校正邏輯電路。
[0020] 所述的校正模塊是可調(diào)節(jié)的補(bǔ)償電容，由四路開(kāi)關(guān)控制的電容并聯(lián)實(shí)現(xiàn)，如圖7所 示，這四路電容的容值分別為:0.5(：，(：，2(：，4(：;其中0.5(：的電容由兩個(gè)容值為(：的單位電容 串聯(lián)得到，2C和4C的電容分別由兩個(gè)和四個(gè)容值為C的單位電容并聯(lián)得到，數(shù)字校正邏輯電 路通過(guò)控制四路電容的開(kāi)關(guān)來(lái)調(diào)整補(bǔ)償電容的等效容值，調(diào)節(jié)范圍為O~7.5C。圖8是增加 補(bǔ)償電容以后的數(shù)模轉(zhuǎn)換器電容陣列的結(jié)構(gòu)示意圖。
[0021]圖9為數(shù)字校正邏輯電路的示意圖，所述的數(shù)字校正邏輯電路包括："XXXX00000" 數(shù)據(jù)選擇器、9位計(jì)數(shù)器A、8位計(jì)數(shù)器Β、"Γ選擇器、"0"選擇器、4位上升/下降計(jì)數(shù)器C，逐次 逼近型模數(shù)轉(zhuǎn)換器的9位輸出數(shù)碼與"xxxxOOOOO"數(shù)據(jù)選擇器的輸入相連，校正位的輸出與 "Γ選擇器、"0"選擇器的輸入相連，"χχχχΟΟΟΟΟ"與"Γ選擇器的輸出共同連到9位計(jì)數(shù)器A 的輸入；"χχχχΟΟΟΟΟ"與"〇"選擇器的輸出共同連接到8位計(jì)數(shù)器B的輸入;9位計(jì)數(shù)器A的最 高位輸出連接到4位上升/下降計(jì)數(shù)器C的"上升"輸入端;8位計(jì)數(shù)器B的最高位輸出端連接 到4位上升/下降計(jì)數(shù)器C的"下降"輸入端;4位上升/下降計(jì)數(shù)器C的四位輸出分別連接到校 正模塊的四路開(kāi)關(guān)，由高位到低位分別連接4C、2C、C、0.5C的電容開(kāi)關(guān)。
[0022]所述逐次逼近型模數(shù)轉(zhuǎn)換器的數(shù)字后端冗余校正方法包括如下步驟：
[0023] 1)數(shù)字校正邏輯電路從逐次逼近邏輯電路的數(shù)字輸出中隨機(jī)獲取N個(gè)9位數(shù)字輸 出數(shù)碼及其校正位輸出Dcal;
[0024] 2)當(dāng)逐次逼近邏輯電路的輸出為"xxxxOOOOO"時(shí)，數(shù)字校正邏輯電路會(huì)探測(cè)該輸 出碼的校正位Dcal ;若Dcal = 1，則將其標(biāo)記為A組;若Dcal = 0，則將其標(biāo)記為B組；
[0025] 3)數(shù)字校正邏輯電路中的9位計(jì)數(shù)器A和8位計(jì)數(shù)器B，分別用于統(tǒng)計(jì)A組數(shù)碼和B組 數(shù)碼的數(shù)量；
[0026] 4)如果計(jì)數(shù)器B的最高位先變成"1"，則會(huì)向上升/下降計(jì)數(shù)器C發(fā)送"下