在多核心處理器中并行功能的高效率硬件分派及相關(guān)的處理器系統(tǒng)、方法及計(jì)算機(jī)可讀媒體的制作方法
【專(zhuān)利說(shuō)明】在多核心處理器中并行功能的高效率硬件分派及相關(guān)的處理器系統(tǒng)、方法及計(jì)算機(jī)可讀媒體
[0001 ] 優(yōu)先權(quán)請(qǐng)求
[0002]本申請(qǐng)案請(qǐng)求于2013年11月I日申請(qǐng)且題為“EFFICIENT HARDWARE DISPATCHINGOF ⑶NCURRENT FUNCT1NS IN INSTRUCT1N PROCESSING CIRCUITS,AND RELATEDPROCESSOR SYSTEMS,METHODS,AND COMPUTER-READABLE MEDIA” 的美國(guó)臨時(shí)專(zhuān)利申請(qǐng)案第61/898，745號(hào)的優(yōu)先權(quán)，所述美國(guó)臨時(shí)專(zhuān)利申請(qǐng)案以引用的方式全部并入本文中。
[0003]本申請(qǐng)案還請(qǐng)求于2014年3月25日申請(qǐng)且題為“EFFICIENT HARDWAREDISPATCHING OF ⑶NCURRENT FUNCT1NS IN MULTI⑶RE PROCESSORS,AND RELATEDPROCESSOR SYSTEMS,METHODS,AND COMPUTER-READABLE MEDIA” 的美國(guó)專(zhuān)利申請(qǐng)案第 14/224,619號(hào)的優(yōu)先權(quán)，所述美國(guó)專(zhuān)利申請(qǐng)案以引用的方式全部并入本文中。
技術(shù)領(lǐng)域
[0004]本發(fā)明的技術(shù)涉及在提供多個(gè)處理器核心和/或多個(gè)硬件線程的基于多核心處理器的系統(tǒng)中并行功能的處理。
【背景技術(shù)】
[0005]在當(dāng)代數(shù)字計(jì)算機(jī)中發(fā)現(xiàn)的例如中央處理單元(CPU)的多核心處理器可包含多個(gè)處理器核心或獨(dú)立處理單元，用于讀取及執(zhí)行程序指令。作為非限制性實(shí)例，每一處理器核心可包含一或多個(gè)硬件線程且也可包含可由硬件線程訪問(wèn)的額外資源，例如，高速緩沖存儲(chǔ)器、浮點(diǎn)單元(FPU)和/或共享存儲(chǔ)器。硬件線程中的每一者包含能夠代管軟件線程及其上下文的私用實(shí)體寄存器的集合(例如，通用寄存器(GPR)、程序計(jì)數(shù)器及類(lèi)似者)。多核心處理器可將一或多個(gè)硬件線程視為邏輯處理器核心，且因此可使多核心處理器能夠并行執(zhí)行多個(gè)程序指令。以此方式，可改善總指令吞吐量及程序執(zhí)行速度。
[0006]主流軟件行業(yè)在發(fā)展能夠充分開(kāi)發(fā)提供多個(gè)硬件線程的現(xiàn)代多核心處理器的能力的并行軟件過(guò)程中具有長(zhǎng)期面臨的挑戰(zhàn)。所關(guān)注的一個(gè)發(fā)展領(lǐng)域聚焦于利用由功能編程語(yǔ)言提供的固有平行性。功能編程語(yǔ)言建置于“純功能”的概念上。純功能為參考透明(即，其可在程序中用其值替換，而不改變程序的效果)且無(wú)副作用(即，其不修改外部狀態(tài)或與其外部的任何功能具有互動(dòng))的計(jì)算單元。不共享數(shù)據(jù)相依性的兩個(gè)或兩個(gè)以上純功能可由CPU以任何次序或并行地執(zhí)行，且將產(chǎn)生相同結(jié)果。因此，所述功能可安全地分派至單獨(dú)硬件線程，以用于并行執(zhí)行。
[0007]用于并行執(zhí)行的分派功能引起許多問(wèn)題。為了最大化可用硬件線程的利用，功能可異步分派至隊(duì)列中以用于評(píng)估。然而，此可能需要可由多個(gè)硬件線程訪問(wèn)的共享數(shù)據(jù)區(qū)域或數(shù)據(jù)結(jié)構(gòu)。結(jié)果，處置競(jìng)爭(zhēng)問(wèn)題變得很必要，所述競(jìng)爭(zhēng)問(wèn)題的數(shù)目可隨著硬件線程的數(shù)目增加而指數(shù)式地增加。因?yàn)楣δ芸蔀橄鄬?duì)小的計(jì)算單元，所以由競(jìng)爭(zhēng)管理招致的管理額外開(kāi)銷(xiāo)很快可超過(guò)功能的并行執(zhí)行的所實(shí)現(xiàn)益處。
[0008]因此，需要對(duì)在多個(gè)硬件線程的上下文中功能的高效并行分派提供支持，同時(shí)最小化競(jìng)爭(zhēng)管理額外開(kāi)銷(xiāo)。

【發(fā)明內(nèi)容】

[0009]本發(fā)明的實(shí)施例提供于多核心處理器中并行功能的高效率硬件分派及相關(guān)的處理器系統(tǒng)、方法及計(jì)算機(jī)可讀媒體。在一個(gè)實(shí)施例中，提供一種提供并行功能的高效率硬件分派的多核心處理器。多核心處理器包含包括多個(gè)硬件線程的多個(gè)處理核心。多核心處理器進(jìn)一步包括可通信地耦合至多個(gè)處理核心的硬件先進(jìn)先出(FIFO)隊(duì)列。多核心處理器也包括指令處理電路。指令處理電路經(jīng)配置以在多個(gè)硬件線程中的第一硬件線程中檢測(cè)指示請(qǐng)求程控的并行轉(zhuǎn)移的操作的第一指令。指令處理電路經(jīng)進(jìn)一步配置以將對(duì)程控的并行轉(zhuǎn)移的請(qǐng)求排入硬件FIFO隊(duì)列中。指令處理電路也經(jīng)配置以在多個(gè)硬件線程中的第二硬件線程中檢測(cè)指示分派硬件FIFO隊(duì)列中的對(duì)程控的并行轉(zhuǎn)移的請(qǐng)求的操作的第二指令。指令處理電路經(jīng)另外配置以將對(duì)程控的并行轉(zhuǎn)移的請(qǐng)求自硬件FIFO隊(duì)列移出。指令處理電路也經(jīng)配置以在第二硬件線程中執(zhí)行程控的并行轉(zhuǎn)移。
[0010]在另一實(shí)施例中，提供一種提供并行功能的高效率硬件分派的多核心處理器。多核心處理器包含硬件FIFO隊(duì)列裝置，及包括多個(gè)硬件線程且可通信地耦合至硬件FIFO隊(duì)列裝置的多個(gè)處理核心。多核心處理器進(jìn)一步包含指令處理電路裝置，所述指令處理電路裝置包括用于在多個(gè)硬件線程中的第一硬件線程中檢測(cè)指示請(qǐng)求程控的并行轉(zhuǎn)移的操作的第一指令的裝置。指令處理電路裝置也包括用于將對(duì)程控的并行轉(zhuǎn)移的請(qǐng)求排入硬件FIFO隊(duì)列裝置中的裝置。指令處理電路裝置進(jìn)一步包括用于在多個(gè)硬件線程中的第二硬件線程中檢測(cè)指示分派硬件FIFO隊(duì)列裝置中的對(duì)程控的并行轉(zhuǎn)移的請(qǐng)求的操作的第二指令的裝置。指令處理電路裝置另外包括用于將對(duì)程控的并行轉(zhuǎn)移的請(qǐng)求自硬件FIFO隊(duì)列裝置移出的裝置。指令處理電路裝置也包括用于在第二硬件線程中執(zhí)行程控的并行轉(zhuǎn)移的裝置。
[0011]在另一實(shí)施例中，提供一種用于并行功能的高效率硬件分派的方法。所述方法包括在多核心處理器的第一硬件線程中檢測(cè)指示請(qǐng)求程控的并行轉(zhuǎn)移的操作的第一指令。所述方法進(jìn)一步包括將對(duì)程控的并行轉(zhuǎn)移的請(qǐng)求排入硬件FIFO隊(duì)列中。所述方法也包括在多核心處理器的第二硬件線程中檢測(cè)指示分派硬件FIFO隊(duì)列中的對(duì)程控的并行轉(zhuǎn)移的請(qǐng)求的操作的第二指令。所述方法另外包括將對(duì)程控的并行轉(zhuǎn)移的請(qǐng)求自硬件FIFO隊(duì)列移出。所述方法進(jìn)一步包括在第二硬件線程中執(zhí)行程控的并行轉(zhuǎn)移。
[0012]在另一實(shí)施例中，提供一種非暫時(shí)性計(jì)算機(jī)可讀媒體，其具有存儲(chǔ)于其上的計(jì)算機(jī)可執(zhí)行指令以使處理器實(shí)施用于并行功能的高效率硬件分派的方法。由計(jì)算機(jī)可執(zhí)行指令實(shí)施的所述方法包括在多核心處理器的第一硬件線程中檢測(cè)指示請(qǐng)求程控的并行轉(zhuǎn)移的操作的第一指令。由計(jì)算機(jī)可執(zhí)行指令實(shí)施的所述方法進(jìn)一步包括將對(duì)程控的并行轉(zhuǎn)移的請(qǐng)求排入硬件FIFO隊(duì)列中。由計(jì)算機(jī)可執(zhí)行指令實(shí)施的所述方法也包括在多核心處理器的第二硬件線程中檢測(cè)指示分派硬件FIFO隊(duì)列中的對(duì)程控的并行轉(zhuǎn)移的請(qǐng)求的操作的第二指令。由計(jì)算機(jī)可執(zhí)行指令實(shí)施的所述方法另外包括將對(duì)程控的并行轉(zhuǎn)移的請(qǐng)求自硬件FIFO隊(duì)列移出。由計(jì)算機(jī)可執(zhí)行指令實(shí)施的所述方法進(jìn)一步包括在第二硬件線程中執(zhí)行程控的并行轉(zhuǎn)移。
【附圖說(shuō)明】
[0013]圖1為說(shuō)明用于提供并行功能的高效率硬件分派的多核心處理器的框圖，所述處理器包含指令處理電路；
[0014]圖2為說(shuō)明由圖1的指令處理電路使用硬件先進(jìn)先出(FIFO)隊(duì)列進(jìn)行的示范性指令流的處理流的圖；
[0015]圖3為說(shuō)明用于高效率地分派并行功能的圖1的指令處理電路的示范性操作的流程圖；
[0016]圖4為說(shuō)明用于請(qǐng)求程控的并行轉(zhuǎn)移的繼續(xù)(CONTINUE)指令的要素以及所得的對(duì)程控的并行轉(zhuǎn)移的請(qǐng)求的要素的圖；
[0017]圖5為更詳細(xì)地說(shuō)明用于將對(duì)程控的并行轉(zhuǎn)移的請(qǐng)求排入隊(duì)列的圖1的指令處理電路的示范性操作的流程圖；
[0018]圖6為更詳細(xì)地說(shuō)明用于將對(duì)程控的并行轉(zhuǎn)移的請(qǐng)求移出隊(duì)列的圖1的指令處理電路的示范性操作的流程圖；
[0019]圖7為更詳細(xì)地說(shuō)明由圖1的指令處理電路進(jìn)行以提供并行功能的高效率硬件分派的示范性指令流的處理流的圖，所述指令處理電路包含用于將程控返回至原始硬件線程的機(jī)構(gòu);及
[0020]圖8為可包含圖1的多核心處理器及指令處理電路的示范性基于處理器的系統(tǒng)的框圖。
【具體實(shí)施方式】
[0021]現(xiàn)參看諸圖，描述本發(fā)明的若干示范性實(shí)施例。詞語(yǔ)“示范性”在本文中用以意謂“充當(dāng)一實(shí)例、個(gè)例或例子”。不必將本文中描述為“示范性”的任何實(shí)施例解釋為比其它實(shí)施例優(yōu)選或有利。
[0022]本發(fā)明的實(shí)施例提供在多核心處理器中并行功能的高效率硬件分派及相關(guān)的處理器系統(tǒng)、方法及計(jì)算機(jī)可讀媒體。在一個(gè)實(shí)施例中，提供一種提供并行功能的高效率硬件分派的多核心處理器。多核心處理器包含包括多個(gè)硬件線程的多個(gè)處理核心。多核心處理器進(jìn)一步包括可通信地耦合至多個(gè)處理核心的硬件先進(jìn)先出(FIFO)隊(duì)列。多核心處理器也包括指令處理電路。指令處理電路經(jīng)配置以在多個(gè)硬件線程中的第一硬件線程中檢測(cè)指示請(qǐng)求程控的并行轉(zhuǎn)移的操作的第一指令。指令處理電路經(jīng)進(jìn)一步配置以將對(duì)程控的并行轉(zhuǎn)移的請(qǐng)求排入硬件FIFO隊(duì)列中。指令處理電路也經(jīng)配置以在多個(gè)硬件線程中的第二硬件線程中檢測(cè)指示分派硬件FIFO隊(duì)列中的對(duì)程控的并行轉(zhuǎn)移的請(qǐng)求的操作的第二指