Ldmos晶體管的形成方法及l(fā)dmos晶體管的制作方法
【專利摘要】一種LDMOS晶體管的形成方法及LDMOS晶體管，其中LDMOS晶體管的形成方法，包括：提供半導(dǎo)體襯底，所述半導(dǎo)體襯底具有鰭部，所述鰭部內(nèi)具有阱區(qū)；在所述鰭部內(nèi)形成漂移區(qū)，所述阱區(qū)包圍所述漂移區(qū)；形成橫跨所述鰭部的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)覆蓋所述鰭部的頂部和側(cè)壁，所述柵極結(jié)構(gòu)部分覆蓋所述漂移區(qū)；在所述柵極結(jié)構(gòu)兩側(cè)的鰭部內(nèi)形成源極材料層和漏極材料層，所述漏極材料層在所述漂移區(qū)內(nèi)；對所述源極材料層和漏極材料層進行離子注入，形成源極和漏極。采用本發(fā)明的方法能夠提高LDMOS晶體管的性能。
【專利說明】
LDMOS晶體管的形成方法及LDMOS晶體管
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及半導(dǎo)體領(lǐng)域，尤其涉及LDMOS晶體管的形成方法及LDMOS晶體管。
【背景技術(shù)】
[0002]橫向擴散金屬氧化物半導(dǎo)體晶體管(Lateral Diffus1n MOS, LDMOS)，由于具備高擊穿電壓，與CMOS工藝兼容的特性，被廣泛應(yīng)用于功率器件中。與傳統(tǒng)MOS晶體管相比，LDMOS器件在漏區(qū)與柵極之間至少有一個隔離結(jié)構(gòu)。LDMOS接高壓時，通過該隔離結(jié)構(gòu)來承受較高的電壓降，獲得高擊穿電壓的目的。
[0003]現(xiàn)有技術(shù)公開了一種鰭式LDMOS晶體管，上述鰭式LDMOS晶體管的形成方法如下:
[0004]參考圖1和圖2，提供半導(dǎo)體襯底10，所述半導(dǎo)體襯底具有第一鰭部111、第二鰭部112和位于第一鰭部111和第二鰭部112之間的第三鰭部113。第三鰭部113的長度遠小于第一鰭部111和第二鰭部112。
[0005]在第一鰭部111和第三鰭部113之間形成第一淺溝槽隔離結(jié)構(gòu)121，第二鰭部112和第三鰭部113之間形成第二淺溝槽隔離結(jié)構(gòu)122。第一淺溝槽隔離結(jié)構(gòu)121和第二淺溝槽隔離結(jié)構(gòu)122的高度低于第一鰭部111至第三鰭部113的高度。
[0006]形成橫跨第一鰭部111的第一柵極結(jié)構(gòu)131，所述第一柵極結(jié)構(gòu)131覆蓋第一鰭部111的頂部和側(cè)壁。第一柵極結(jié)構(gòu)131還覆蓋部分第一淺溝槽隔離結(jié)構(gòu)121。其中，第一柵極結(jié)構(gòu)131為多晶硅柵極結(jié)構(gòu)，包括第一氧化硅層(圖未示)和位于第一氧化硅層上第一多晶娃層。
[0007]形成橫跨第二鰭部112的第二柵極結(jié)構(gòu)132，所述第二柵極結(jié)構(gòu)132覆蓋第二鰭部112的頂部和側(cè)壁。第二柵極結(jié)構(gòu)132還覆蓋部分第二淺溝槽隔離結(jié)構(gòu)122。第二柵極結(jié)構(gòu)132也為多晶硅柵極結(jié)構(gòu)，包括第二氧化硅層(圖未示)和位于第二氧化硅層上第二多晶娃層。
[0008]參考圖3，在第一柵極結(jié)構(gòu)131 —側(cè)的第一鰭部111內(nèi)形成第一源極凹槽141a，在第二柵極結(jié)構(gòu)132 —側(cè)的第二鰭部112內(nèi)形成第二源極凹槽142a。在第三鰭部113內(nèi)形成漏極凹槽15a。
[0009]參考圖4，在第一源極凹槽141a (參考圖3)、第二源極凹槽142a (參考圖3)形成鍺硅層，接著對所述鍺硅層進行離子注入，分別對應(yīng)形成第一源極141和第二源極142。在漏極凹槽15a中形成鍺硅層，對漏極凹槽的鍺硅層進行離子注入，形成漏極15。其中鍺硅層都高于各鰭部，對應(yīng)形成的源極和漏極也都高于各鰭部。
[0010]接著，參考圖5，形成介質(zhì)層16，覆蓋第一鰭部111、第一源極141、第一柵極結(jié)構(gòu)131、第一淺溝槽隔離結(jié)構(gòu)121、漏極15、第三鰭部113、第二淺溝槽隔離結(jié)構(gòu)122、第二柵極結(jié)構(gòu)132、第二源極142和第二鰭部112。
[0011]接著，參考圖6，去除第一柵極結(jié)構(gòu)131，在介質(zhì)層內(nèi)形成第一柵極結(jié)構(gòu)凹槽171a，所述第一柵極結(jié)構(gòu)凹槽171a底部露出第一鰭部111和部分第一淺溝槽隔離結(jié)構(gòu)121。去除第二柵極結(jié)構(gòu)132，在介質(zhì)層內(nèi)形成第二柵極結(jié)構(gòu)凹槽172a，所述第二柵極結(jié)構(gòu)凹槽172a底部露出第二鰭部112和部分第二淺溝槽隔離結(jié)構(gòu)122。
[0012]接著參考圖7，在第一柵極結(jié)構(gòu)凹槽171a內(nèi)填充第一鋁柵極結(jié)構(gòu)材料層，形成第一鋁柵極結(jié)構(gòu)171。其中，第一鋁柵極結(jié)構(gòu)171包括第一柵氧層(圖未示)和位于第一柵氧層上的第一鋁層。在第二柵極結(jié)構(gòu)凹槽172a內(nèi)填充第二鋁柵極結(jié)構(gòu)材料層，形成第二鋁柵極結(jié)構(gòu)172。其中，第二鋁柵極結(jié)構(gòu)172包括第二柵氧層(圖未示)和位于第二柵氧層上的笛一招g(shù)
朱 ~- TP /Ζλ O
[0013]當LDMOS晶體管開啟時，在漏極15和第一源極141施加電壓，電流可由第一源極141流至漏極15的過程中，由于第一淺溝槽隔離結(jié)構(gòu)121的存在，LDMOS晶體管的電場分布被改變，第一淺溝槽隔離結(jié)構(gòu)121承受了較大的電場。在漏極15和第二源極142施加電壓，電流可由第二源極142流至漏極15的過程中，由于第二淺溝槽隔離結(jié)構(gòu)122的存在，第二淺溝槽隔離結(jié)構(gòu)122周圍的電場分布被改變，第二淺溝槽隔離結(jié)構(gòu)122承受了較大的電場。
[0014]然而，現(xiàn)有技術(shù)的鰭式LDMOS晶體管的性能不佳。

【發(fā)明內(nèi)容】

[0015]本發(fā)明解決的問題是現(xiàn)有技術(shù)的鰭式LDMOS晶體管的性能不佳。
[0016]為解決上述問題，本發(fā)明提供一種LDMOS晶體管的形成方法，包括:
[0017]提供半導(dǎo)體襯底，所述半導(dǎo)體襯底具有鰭部，所述鰭部內(nèi)具有阱區(qū)；
[0018]在所述鰭部內(nèi)形成漂移區(qū)，所述阱區(qū)包圍所述漂移區(qū)；
[0019]形成橫跨所述鰭部的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)覆蓋所述鰭部的頂部和側(cè)壁，所述柵極結(jié)構(gòu)部分覆蓋所述漂移區(qū)；
[0020]在所述柵極結(jié)構(gòu)兩側(cè)的鰭部內(nèi)形成源極材料層和漏極材料層，所述漏極材料層在所述漂移區(qū)內(nèi)；
[0021]對所述源極材料層和漏極材料層進行離子注入，形成源極和漏極。
[0022]可選的，所述漂移區(qū)的注入類型與所述阱區(qū)的注入類型相反。
[0023]可選的，所述柵極結(jié)構(gòu)為多晶硅柵極結(jié)構(gòu)。
[0024]可選的，形成源極和漏極之后，所述形成方法還包括去除所述多晶硅柵極結(jié)構(gòu)，形成金屬柵極結(jié)構(gòu)的步驟。
[0025]可選的，形成所述柵極結(jié)構(gòu)的同時，在所述漂移區(qū)上形成第一阻擋層，所述第一阻擋層與所述柵極結(jié)構(gòu)厚度相同，所述第一阻擋層定義所述漏極的位置和寬度。
[0026]可選的，形成所述柵極結(jié)構(gòu)的同時，形成第二阻擋層，所述第二阻擋層在所述柵極結(jié)構(gòu)遠離所述漂移區(qū)的一側(cè)，所述第二阻擋層與所述柵極結(jié)構(gòu)厚度相同，所述第二阻擋層定義源極的位置和寬度。
[0027]可選的，形成所述柵極結(jié)構(gòu)的同時，在所述漂移區(qū)上形成第一阻擋層，并且在所述柵極結(jié)構(gòu)遠離所述漂移區(qū)的一側(cè)形成第二阻擋層，所述第一阻擋層定義漏極的位置和寬度，所述第二阻擋層定義源極的位置和寬度。
[0028]可選的，形成所述柵極結(jié)構(gòu)的同時形成第一阻擋層和第二阻擋層的方法包括:
[0029]在半導(dǎo)體襯底上形成柵極結(jié)構(gòu)材料層；
[0030]在所述柵極結(jié)構(gòu)材料層上形成圖形化的第一掩膜層，所述圖形化的第一掩膜層定義所述柵極結(jié)構(gòu)、所述第一阻擋層和所述第二阻擋層；
[0031]以所述圖形化的第一掩膜層為掩膜，刻蝕所述柵極結(jié)構(gòu)材料層，形成所述柵極結(jié)構(gòu)、所述第一阻擋層和所述第二阻擋層。
[0032]可選的，形成所述柵極結(jié)構(gòu)、所述第一阻擋層和所述第二阻擋層的步驟后，形成源極材料層和漏極材料層的步驟之前，在所述柵極結(jié)構(gòu)周圍、所述第一阻擋層周圍和所述第二阻擋層周圍形成側(cè)墻。
[0033]可選的，所述第一阻擋層和所述第二阻擋層的材料為多晶硅柵極結(jié)構(gòu)。
[0034]可選的，其特征在于，所述第一阻擋層為分立結(jié)構(gòu)。
[0035]可選的，兩個所述LOMOS晶體管共漏極或者分別具有漏極。
[0036]可選的，所述LDMOS晶體管為PMOS晶體管時，所述源極材料層和所述漏極材料層為鍺硅層；所述LDMOS晶體管為NMOS晶體管時，所述源極材料層和所述漏極材料層為碳化娃層。
[0037]本發(fā)明還提供一種LDMOS晶體管，包括:
[0038]半導(dǎo)體襯底，所述半導(dǎo)體襯底具有鰭部，所述鰭部內(nèi)具有阱區(qū)；
[0039]橫跨所述鰭部的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)覆蓋所述鰭部的頂部和側(cè)壁；位于所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)的源極和漏極；
[0040]本發(fā)明的LDMOS晶體管還包括:
[0041]漂移區(qū)，所述漂移區(qū)位于被所述阱區(qū)包圍，所述柵極結(jié)構(gòu)部分覆蓋所述漂移區(qū)，且所述漏極位于所述漂移區(qū)內(nèi)。
[0042]可選的，本發(fā)明的LDMOS晶體管還包括:第一阻擋層，在所述漂移區(qū)上，用于定義所述漏極的位置和寬度。
[0043]可選的，所述第一阻擋層為分立結(jié)構(gòu)。
[0044]可選的，本發(fā)明的LDMOS晶體管還包括:
[0045]第二阻擋層，在所述柵極結(jié)構(gòu)遠離所述漂移區(qū)的一側(cè)，用于定義所述源極的位置和寬度。
[0046]可選的，所述第一阻擋層和所述第二阻擋層為多晶硅柵極結(jié)構(gòu)。
[0047]可選的，兩個相鄰的所述LDMOS晶體管共漏極或者分別具有漏極。
[0048]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點:
[0049]在半導(dǎo)體襯底的鰭部內(nèi)形成了漂移區(qū)代替了現(xiàn)有技術(shù)中的淺溝槽隔離結(jié)構(gòu)，漂移區(qū)周圍的電場分布被改變，可以承受較大電場。另外，淺溝槽隔離結(jié)構(gòu)的成分一般是氧化硅，源極和漏極材料層是無法在氧化硅層上形成的。半導(dǎo)體襯底的鰭部內(nèi)正因為有漂移區(qū)的存在，不會有淺溝槽隔離結(jié)構(gòu)。因此，在鰭部內(nèi)形成漏極材料層時，可以防止淺溝槽隔離結(jié)構(gòu)中氧化硅層對漏極材料層的形成產(chǎn)生影響，從而可以提高漏極材料層的性能，進而提高了后續(xù)形成的LDMOS的性能。
【附圖說明】
[0050]圖1是現(xiàn)有技術(shù)的鰭式LDMOS晶體管中半導(dǎo)體襯底及位于半導(dǎo)體襯底上的第一柵極結(jié)構(gòu)、第二柵極結(jié)構(gòu)和第三柵極結(jié)構(gòu)的俯視結(jié)構(gòu)示意圖；[0051 ] 圖2是沿圖1的AA方向的剖面結(jié)構(gòu)示意圖；
[0052]圖3?圖7是現(xiàn)有技術(shù)的鰭式LDMOS晶體管的繼圖2步驟之后的各形成步驟的剖面結(jié)構(gòu)示意圖；
[0053]圖8?圖12是本發(fā)明實施例一的LDMOS晶體管中各形成步驟的剖面結(jié)構(gòu)示意圖；
[0054]圖13是本發(fā)明實施例三的LDMOS晶體管的剖面結(jié)構(gòu)示意圖。
【具體實施方式】
[0055]經(jīng)過發(fā)現(xiàn)和分析，現(xiàn)有技術(shù)的鰭式LDMOS晶體管的性能不佳的原因如下:
[0056](I)結(jié)合參考圖2和圖3，在第三鰭部113內(nèi)形成漏極凹槽15a的方法為光刻、刻蝕，由于第三鰭部113的長度較小，受光刻精度的影響，很難正好對準在第三鰭部113進行刻蝕操作。部分漏極凹槽15a會形成在相鄰的第一淺溝槽隔離結(jié)構(gòu)121上或/和第二淺溝槽隔離結(jié)構(gòu)122上。因此，漏極凹槽15a的部分側(cè)壁為第一淺溝槽隔離結(jié)構(gòu)121或/和第二淺溝槽隔離結(jié)構(gòu)122。
[0057]在漏極凹槽15a內(nèi)生長形成鍺硅層時，在第一淺溝槽隔離結(jié)構(gòu)121或/和第二淺溝槽隔離結(jié)構(gòu)122處形成的鍺硅層的性能不好，甚至無法形成鍺硅層。尤其在第一淺溝槽隔離結(jié)構(gòu)121或/和第二淺溝槽隔離結(jié)構(gòu)122的拐角處的形成的鍺硅層的性能更加不好。原因如下:鍺硅層在材料為硅的第三鰭部113上生長的性能好。而第一和第二淺溝槽隔離結(jié)構(gòu)的材料為二氧化硅。因此，鍺硅層在二氧化硅上生長的性能比較差，甚至無法生長。
[0058]因此，后續(xù)形成的漏極的性能比較差，從而影響后續(xù)形成的LDMOS晶體管的性能。
[0059](2)結(jié)合參考圖5至圖7，第一柵極結(jié)構(gòu)131部分覆蓋第一淺溝槽隔離結(jié)構(gòu)121，第二柵極結(jié)構(gòu)132部分覆蓋第二淺溝槽隔離結(jié)構(gòu)122，因此，第一柵極結(jié)構(gòu)131和第二柵極結(jié)構(gòu)132較長。在形成第一鋁柵極結(jié)構(gòu)171和第二鋁柵極結(jié)構(gòu)172的過程中，第一鋁層較軟和較長，化學機械研磨操作形成第一鋁層時，容易出現(xiàn)凹陷(dishing)現(xiàn)象。因此，采用現(xiàn)有的方法形成的第一鋁柵極結(jié)構(gòu)171的性能不佳。另外，第二鋁層較軟和較長，化學機械研磨操作形成第二鋁層時，也容易出現(xiàn)凹陷現(xiàn)象。因此，采用現(xiàn)有的方法形成的第二鋁柵極結(jié)構(gòu)172的性能也不佳。
[0060](3)第一源極141處的鍺硅層需要高于第一鰭部111，第二源極142處的鍺硅層需要高于第二鰭部112，漏極15處的鍺硅層需要高于第三鰭部113。這樣第一源極141處和漏極15處的鍺硅層能對第一柵極結(jié)構(gòu)131下的溝道施加最佳應(yīng)力，來最大化的提高載流子的迀移率。同理，第二源極142處和漏極15處的鍺硅層能對第二柵極結(jié)構(gòu)132下的溝道施加最佳應(yīng)力，來最大化的提高載流子的迀移率。
[0061]然而，鍺硅層的生長高度與鍺硅層的生長空間的大小成正比。對于鰭式LDMOS晶體管來說，第一源極凹槽141a、第二源極凹槽142a和漏極凹槽15a的尺寸太小，如何精確控制上述各處的鍺硅層的生長高度，現(xiàn)有的工藝是很難做到的。會發(fā)生下述情況:
[0062]①以在漏極凹槽15a內(nèi)形成鍺硅層，該鍺硅層高于第一鰭部或第二鰭部為例進行說明。
[0063]參考圖4，在漏極處的高于第一、第二淺溝槽隔離結(jié)構(gòu)的鍺硅層的生長高度與第一柵極結(jié)構(gòu)131、第二柵極結(jié)構(gòu)132之間的距離成正比?，F(xiàn)有技術(shù)中，第一柵極結(jié)構(gòu)131和第二柵極結(jié)構(gòu)132之間的距離較大，因此，鍺硅層在漏極凹槽內(nèi)生長的高度不僅會超過第一、第二淺溝槽隔離結(jié)構(gòu)的高度，而且還會超過第一柵極結(jié)構(gòu)131、第二柵極結(jié)構(gòu)132的高度。第一柵極結(jié)構(gòu)131和第二柵極結(jié)構(gòu)132之間形成的鍺硅層體積很大，為球狀。
[0064]②以第一源極凹槽內(nèi)形成鍺硅層，該鍺硅層高于第一鰭部或第二鰭部為例進行說明。
[0065]參考圖4，位于第一源極凹槽處的高于第一鰭部111的鍺硅層只有第一柵極結(jié)構(gòu)131對第一源極處的鍺硅層的生長高度有限制。因此，由于在第一源極處的鍺硅層的生長工藝很難精確控制鍺硅層的生長高度，高于第一鰭部111的第一源極處的鍺硅層體積也會很大，為球狀，且高于第一柵極結(jié)構(gòu)131。
[0066]③在第二源極凹槽內(nèi)形成鍺硅層的情況與在第一源極凹槽內(nèi)形成鍺硅層的情況相同，體積也會很大，呈球狀且高于第二柵極結(jié)構(gòu)132。
[0067]因此，現(xiàn)有技術(shù)的方法形成的鍺硅層的高度都會超過第一柵極結(jié)構(gòu)131、第二柵極結(jié)構(gòu)132。在采用化學機械研磨形成第一鋁層和第二鋁層的過程中，化學機械研磨會在鍺硅層上停止，并不會在第一柵極結(jié)構(gòu)131和第二柵極結(jié)構(gòu)132處停止，從而使得第一鋁層和第二鋁層的厚度增加，更進一步的影響第一鋁柵極結(jié)構(gòu)171和第二鋁柵極結(jié)構(gòu)172的性能。
[0068]因此，為了解決上述技術(shù)問題，本發(fā)明提供一種LDMOS晶體管的形成方法，采用本發(fā)明的LDMOS晶體管的形成方法，能夠提高后續(xù)形成的LDMOS晶體管的性能。下面結(jié)合附圖對本發(fā)明的具體實施例做詳細的說明。
[0069]實施例一
[0070]本實施例本實施例提供一種LDMOS晶體管的形成方法，以兩個相鄰的LDMOS晶體管共漏極進行說明。
[0071]結(jié)合參考圖8和圖9，提供半導(dǎo)體襯底20。
[0072]本實施例中，半導(dǎo)體襯底20為硅襯底。半導(dǎo)體襯底20具有至少一個鰭部201。各鰭部201之間具有低于鰭部201的絕緣層202。絕緣層202的材料為氧化硅。具體形成方法如下:
[0073]在半導(dǎo)體襯底20形成至少一個凸起結(jié)構(gòu)，然后在凸起結(jié)構(gòu)之間形成高度相同并且低于凸起結(jié)構(gòu)的絕緣層202，絕緣層202起到半導(dǎo)體器件之間的絕緣作用。所述高于絕緣層202的凸出結(jié)構(gòu)為鰭部201。
[0074]其他實施例中，半導(dǎo)體襯底為絕緣體上硅(SOI)。絕緣體上硅包括底部硅層、位于底部硅層上的絕緣層、位于絕緣層上的頂部硅層。所述頂部硅層用于形成至少一個鰭部也屬于本發(fā)明的保護范圍。
[0075]繼續(xù)結(jié)合參考圖8，在半導(dǎo)體襯底內(nèi)形成漂移區(qū)203。
[0076]本實施例中，形成鰭部201后，對鰭部201及其下的半導(dǎo)體襯底進行離子注入形成阱區(qū)(圖未示)。
[0077]形成阱區(qū)后，對鰭部201進行離子注入，形成漂移區(qū)203。漂移區(qū)203被阱區(qū)所包圍。漂移區(qū)203的注入深度大于絕緣層202的深度。漂移區(qū)203的注入類型與阱區(qū)的注入類型相反。后續(xù)形成的兩個相鄰的LDMOS晶體管會共用一個漂移區(qū)203。
[0078]接著，參考圖12，在鰭部201上形成第一柵極結(jié)構(gòu)21、第二柵極結(jié)構(gòu)22、第一阻擋層和第二阻擋層。
[0079]第一柵極結(jié)構(gòu)21和第二柵極結(jié)構(gòu)22為多晶硅柵極結(jié)構(gòu)或金屬柵極結(jié)構(gòu)。第一阻擋層和第二阻擋層為多晶硅柵極結(jié)構(gòu)。
[0080]第一柵極結(jié)構(gòu)21和第二柵極結(jié)構(gòu)22在后續(xù)形成的LDMOS晶體管中為有效柵極。第一柵極結(jié)構(gòu)21和第二柵極結(jié)構(gòu)22分別覆蓋部分所述漂移區(qū)203。
[0081]第一阻擋層和第二阻擋層雖然是多晶硅柵極結(jié)構(gòu)，但是為非有效柵極，并沒有起到柵極的作用。第一阻擋層可以防止后續(xù)步驟中的漏極材料層生長過大。第二阻擋層可以防止后續(xù)步驟中的源極材料層生長過大。本實施例中，第一阻擋層和第二阻擋層的設(shè)置具體如下:
[0082]第一柵極結(jié)構(gòu)21和第二柵極結(jié)構(gòu)22之間具有第一阻擋層231至第一阻擋層236，第一阻擋層231至第一阻擋層236呈分立結(jié)構(gòu)，都位于漂移區(qū)203上。第一阻擋層231與第一柵極結(jié)構(gòu)21相鄰，第一阻擋層236與第二柵極結(jié)構(gòu)22相鄰。
[0083]本實施例中，相鄰的第一阻擋層233和第一阻擋層234定義后續(xù)形成的漏極264的位置與寬度。
[0084]其他實施例中，其他相鄰的兩個第一阻擋層也可以定義后續(xù)形成的漏極的位置與寬度，屬于本發(fā)明的保護范圍。
[0085]其他實施例中，第一柵極結(jié)構(gòu)與最靠近第一柵極結(jié)構(gòu)的第一阻擋層可以定義后續(xù)形成的漏極的位置與寬度，屬于本發(fā)明的保護范圍。
[0086]其他實施例中，第二柵極結(jié)構(gòu)與最靠近第二柵極結(jié)構(gòu)的第一阻擋層可以定義后續(xù)形成的漏極的位置與寬度，屬于本發(fā)明的保護范圍。
[0087]其他實施例中，對第一阻擋層的個數(shù)不受限定，取決于第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)的特征寬度。
[0088]繼續(xù)參考圖12，第二阻擋層241位于第一柵極結(jié)構(gòu)21遠離漂移區(qū)203 —側(cè)的鰭部201上。第二阻擋層242位于第二柵極結(jié)構(gòu)22遠離漂移區(qū)203 —側(cè)的鰭部201上。本實施例中，第二阻擋層241與第一柵極結(jié)構(gòu)21定義后續(xù)形成的第一源極的位置與寬度。第二阻擋層242與第二柵極結(jié)構(gòu)22定義后續(xù)形成的第二源極的位置與寬度。
[0089]其他實施例中，在第一柵極結(jié)構(gòu)21與第二阻擋層241之間還可以形成一個第二阻擋層，該第二阻擋層與第一柵極結(jié)構(gòu)相鄰。該第二阻擋層與第二阻擋層241 —起定義第一源極的位置與寬度。
[0090]其他實施例中，在第二柵極結(jié)構(gòu)22與第二阻擋層242之間也還可以形成一個第二阻擋層，該第二阻擋層與第二柵極結(jié)構(gòu)相鄰。該第二阻擋層與第二阻擋層242 —起定義第二源極的位置與寬度。
[0091]本實施例中，第一柵極結(jié)構(gòu)21和第二柵極結(jié)構(gòu)22為金屬柵極結(jié)構(gòu)。第一阻擋層和第二阻擋層為多晶硅柵極結(jié)構(gòu)。參考圖9至圖11，第一柵極結(jié)構(gòu)21、第二柵極結(jié)構(gòu)22、第一阻擋層和第二阻擋層的具體形成方法如下:
[0092]結(jié)合參考圖8，在鰭部201上形成柵極結(jié)構(gòu)材料層，包括柵介質(zhì)材料層和位于柵介質(zhì)材料層上的多晶硅層。后續(xù)工藝中，柵介質(zhì)材料層用于形成各偽柵極結(jié)構(gòu)的柵介質(zhì)層。在柵介質(zhì)材料層上形成多晶硅層，后續(xù)工藝中，用于形成各偽柵極結(jié)構(gòu)的多晶硅柵極。然后，在多晶硅層上形成圖形化的第一掩膜層(圖未示)，所述圖形化的第一掩膜層定義所述第一柵極結(jié)構(gòu)、所述第二柵極結(jié)構(gòu)、所述第一阻擋層和所述第二阻擋層。以所述圖形化的第一掩膜層為掩膜，對柵介質(zhì)材料層和多晶硅層進行刻蝕，從鰭部201的一端至另一端依次形成第一偽柵極結(jié)構(gòu)Al，第二偽柵極結(jié)構(gòu)A2、第三偽柵極結(jié)構(gòu)A3、第四偽柵極結(jié)構(gòu)A4、第五偽柵極結(jié)構(gòu)A5、第六偽柵極結(jié)構(gòu)A6、第七偽柵極結(jié)構(gòu)A7、第八偽柵極結(jié)構(gòu)AS、第九偽柵極結(jié)構(gòu)A9和第十偽柵極結(jié)構(gòu)AlO。第一偽柵極結(jié)構(gòu)Al至第十偽柵極結(jié)構(gòu)AlO分別橫跨在鰭部201上，且對應(yīng)覆蓋鰭部201的頂部和側(cè)壁。形成第一偽柵極結(jié)構(gòu)Al至第十偽柵極結(jié)構(gòu)AlO后，灰化去除圖形化的第一掩膜層。
[0093]第二偽柵極結(jié)構(gòu)A2和第九偽柵極結(jié)構(gòu)A9分別部分覆蓋所述漂移區(qū)，第二偽柵極結(jié)構(gòu)A2用于形成的第一柵極結(jié)構(gòu)21。第九偽柵極結(jié)構(gòu)A9為用于形成的第二柵極結(jié)構(gòu)22。第三偽柵極結(jié)構(gòu)A3至第八偽柵極結(jié)構(gòu)AS在所述漂移區(qū)上，為第一阻擋層231至第一阻擋層236。因此，本實施例中的各第一阻擋層呈分立結(jié)構(gòu)。
[0094]第一偽柵極結(jié)構(gòu)Al為第二阻擋層241。第十偽柵極結(jié)構(gòu)AlO為第二阻擋層242。
[0095]其他實施例中，第一柵極結(jié)構(gòu)、第二柵極結(jié)構(gòu)只與第一阻擋層同時形成，也屬于本發(fā)明的保護范圍。
[0096]其他實施例中，第一柵極結(jié)構(gòu)、第二柵極結(jié)構(gòu)至于第二阻擋層同時形成，也屬于本發(fā)明的保護范圍。
[0097]繼續(xù)參考圖8，第一偽柵極結(jié)構(gòu)Al至第十偽柵極結(jié)構(gòu)AlO分別包括位于鰭部201上的各自的柵介質(zhì)層、及位于各自的柵介質(zhì)層上的對應(yīng)的多晶硅柵極。
[0098]第一偽柵極結(jié)構(gòu)Al和第二偽柵極結(jié)構(gòu)A2之間為第二距離H2，所述第二距離H2用于定義后續(xù)形成的第一源極的位置與寬度。
[0099]第二偽柵極結(jié)構(gòu)A2至第九偽柵極結(jié)構(gòu)A9之間的相鄰的兩個偽柵極結(jié)構(gòu)之間的距離為第一距離H1，所述第一距離Hl用于定義后續(xù)形成的漏極的位置與寬度。
[0100]第九偽柵極結(jié)構(gòu)A9與第十偽柵極結(jié)構(gòu)AlO之間為第三距離H3，所述第三距離H3用于定義后續(xù)形成的第二源極的位置與寬度。
[0101]其他實施例中，沒有第三偽柵極結(jié)構(gòu)A3至第五偽柵極結(jié)構(gòu)A5中的一個或兩個偽柵極結(jié)構(gòu)，也屬于本發(fā)明保護的范圍。
[0102]其他實施例中，沒有第六偽柵極結(jié)構(gòu)A6至第八偽柵極結(jié)構(gòu)AS中的一個或兩個偽柵極結(jié)構(gòu)，也屬于本發(fā)明保護的范圍。
[0103]本實施例中，形成各偽柵極結(jié)構(gòu)后，在各偽柵極結(jié)構(gòu)周圍形成側(cè)墻。形成方法為本領(lǐng)域技術(shù)人員熟知技術(shù)。
[0104]在各偽柵極結(jié)構(gòu)周圍形成側(cè)墻的原因如下:
[0105](I)在第二偽柵極結(jié)構(gòu)A2至第九偽柵極結(jié)構(gòu)A9中，相鄰的偽柵極結(jié)構(gòu)之間的側(cè)墻定義后續(xù)形成的漏極的位置和寬度。
[0106](2)第一偽柵極結(jié)構(gòu)Al周圍的側(cè)墻和第二偽柵極結(jié)構(gòu)A2之間的側(cè)墻定義后續(xù)形成的第一源極的位置與寬度。
[0107](3)第九偽柵極結(jié)構(gòu)A9周圍的側(cè)墻和第十偽柵極結(jié)構(gòu)AlO之間的側(cè)墻定義后續(xù)形成的第二源極的位置與寬度。
[0108](4)各柵極結(jié)構(gòu)周圍如果沒有側(cè)墻，則后續(xù)在形成的源極材料層和漏極材料層的過程中，各偽柵極結(jié)構(gòu)中對應(yīng)的多晶硅柵極上也會生長源極材料層和漏極材料層。這樣，后續(xù)形成的源極材料層和漏極材料層的體積會比較大，形成的源極材料層和漏極材料層的高度會比較高。但是，形成的源極材料層和漏極材料層的體積和高度比現(xiàn)有技術(shù)小。
[0109]其他實施例中，如果在各柵極結(jié)構(gòu)周圍不形成側(cè)墻，也屬于本發(fā)明保護的范圍。
[0110]接著，參考圖9，以各偽柵極結(jié)構(gòu)周圍的側(cè)墻為掩膜，對鰭部進行刻蝕，在第一偽柵極結(jié)構(gòu)Al和第二偽柵極結(jié)構(gòu)A2之間的鰭部201內(nèi)形成第一源極凹槽。在第五偽柵極結(jié)構(gòu)A5至第六偽柵極結(jié)構(gòu)A6中的相鄰偽柵極之間的鰭部201內(nèi)形成漏極凹槽。其他實施例中，在第二偽柵極結(jié)構(gòu)A2至第五偽柵極結(jié)構(gòu)A5中的相鄰偽柵極之間的鰭部201內(nèi)也可以形成漏極凹槽。其他實施例中，在第六偽柵極結(jié)構(gòu)A6至第九偽柵極結(jié)構(gòu)A9中的相鄰偽柵極之間的鰭部201內(nèi)也可以形成漏極凹槽。在第九偽柵極結(jié)構(gòu)A9與第十偽柵極結(jié)構(gòu)AlO之間的鰭部201內(nèi)形成第二源極凹槽。
[0111]本實施例中，第一源極凹槽、第二源極凹槽、漏極凹槽同時形成。具體形成方法為本領(lǐng)域技術(shù)人員熟知技術(shù)，在此不再贅述。
[0112]接著，繼續(xù)參考圖9，在第一源極凹槽內(nèi)形成第一源極材料層，在第二源極凹槽內(nèi)形成第二源極材料層，在漏極凹槽內(nèi)形成漏極材料層。
[0113]本實施例中，后續(xù)形成的LDMOS晶體管為PMOS晶體管時，則第一源極材料層、第二源極材料層、漏極材料層為鍺硅層。
[0114]形成鍺硅層的方法為選擇性外延生長。
[0115]本實施例中，第一源極材料層、第二源極材料層、漏極材料層都略高于鰭部201，且低于各偽柵結(jié)構(gòu)的高度。這樣，可以對溝道施加最佳應(yīng)力。
[0116]現(xiàn)有技術(shù)中的LDMOS晶體管中，形成第一源極材料層、第二源極材料層、漏極材料層的空間較大，然而，該晶體管中，第一源極材料層、第二源極材料層和漏極材料層只是需要超出鰭部少許高度，否則對各自對應(yīng)的柵極下的溝道無法施加最佳應(yīng)力。但是，控制第一源極材料層、第二源極材料層和漏極材料層只是超出鰭部少許高度在實際生長工藝中是很難控制的。
[0117]因此，本實施例根據(jù)“鍺硅層的生長高度與鍺硅層的生長空間成正比“的原則，通過控制鍺硅層的生長空間，來控制鍺硅層的生長高度。相對于現(xiàn)有技術(shù)，通過縮小鍺硅層的生長空間，來降低鍺硅層的生長高度。
[0118]具體為，本實施例中定義漏極的生長空間為第一距離Hlο第一距離Hl小于現(xiàn)有技術(shù)中的第一柵極結(jié)構(gòu)與第二柵極結(jié)構(gòu)之間的距離，因此，本實施例中形成的漏極材料層的高度會降低，至少該高度不低于鰭部201，不高于各偽柵極結(jié)構(gòu)的高度。這樣，后續(xù)形成金屬柵極結(jié)構(gòu)的步驟中，采用化學機械研磨金屬柵極結(jié)構(gòu)中的金屬柵極時，化學機械研磨操作不會提前停止在漏極材料層上，進而使后續(xù)形成的金屬柵極結(jié)構(gòu)中的金屬柵極層的厚度符合要求，以提尚后續(xù)形成的LDMOS的性能。
[0119]本實施例中定義第一源極材料層的生長空間為第二距離H2。而第二距離H2遠小于現(xiàn)有技術(shù)中第一源極材料層的生長空間。因此，本實施例中形成的第一源極材料層的高度會降低，至少該高度不低于鰭部201，不高于各偽柵極結(jié)構(gòu)的高度。這樣，后續(xù)形成金屬柵極結(jié)構(gòu)的步驟中，采用化學機械研磨金屬柵極結(jié)構(gòu)中的金屬柵極時，采用化學機械研磨不會提前停止在第一源極材料層上。進而使后續(xù)形成的金屬柵極結(jié)構(gòu)中的金屬柵極層的厚度符合要求，以提高后續(xù)形成的LDMOS的性能。
[0120]本實施例中定義第二源極材料層的生長空間為第三距離H3。而第三距離H3遠小于現(xiàn)有技術(shù)中第二源極材料層的生長空間。因此，本實施例中形成的第二源極材料層的高度會降低，該高度不低于鰭部201，不高于各偽柵極結(jié)構(gòu)的高度。這樣，后續(xù)形成金屬柵極結(jié)構(gòu)的步驟中，采用化學機械研磨金屬柵極結(jié)構(gòu)中的金屬柵極時，化學機械研磨操作不會提前停止在第二源極材料層上。進而使后續(xù)形成的金屬柵極結(jié)構(gòu)中的金屬柵極層的厚度符合要求，提尚后續(xù)形成的LDMOS的性能。
[0121]更進一步的，本實施例中的第一距離H1、第二距離H2和第三距離H3分別為大于等于0.01微米且小于等于0.2微米。第一距離Hl、第二距離H2和第三距離H3如果太大，就會產(chǎn)生現(xiàn)有技術(shù)中存在的問題(3)。第一距離H1、第二距離H2和第三距離H3如果太小，貝1J，不容易形成高于鰭部201的鍺硅層。
[0122]形成上述鍺硅層后，分別在上述鍺硅層上形成硅帽層(圖未示)。形成硅帽層的作用為:后續(xù)步驟中，需要在鍺硅層上形成金屬硅化物層。鍺硅層含鍺太多，在鍺硅層上形成金屬硅化物的性能不佳。而在硅上形成金屬硅化物層的性能較好。所以需要在后續(xù)形成的金屬硅化物層與上述鍺硅層之間形成硅帽層。
[0123]接著，對第一源極材料層、第二源極材料層、漏極材料層進行離子注入，對應(yīng)的形成第一源極251、第二源極252和漏極264。其中漏極264為兩個LDMOS晶體管的共漏極。
[0124]其他實施例中，后續(xù)形成的LDMOS晶體管為NMOS時。則第一源極材料層、第二源極材料層、漏極材料層為碳化硅層。
[0125]接著，參考圖10，在半導(dǎo)體襯底20、鰭部201、第一偽柵極結(jié)構(gòu)Al、第一源極、第二偽柵極結(jié)構(gòu)A2至第九偽柵極結(jié)構(gòu)A9、漏極、第二源極、第十偽柵極AlO上形成層間介質(zhì)層27。
[0126]層間介質(zhì)層27的材料為氧化娃、碳化娃或氮氧化娃。層間介質(zhì)層27也可以為低k材料或超低k材料，所述低k材料的介電常數(shù)小于等于3，所述超低k材料的介電常數(shù)小于等于2.7。層間介質(zhì)層27的形成方法為沉積。具體可以為高密度等離子體(High DensityPlasma，HDP)化學氣相沉積或者是高縱深比填溝工藝(High Aspect Rat1 Process,HARP)或者流動化學氣相沉積(Flowable Chemical Vapor Deposit1n，F(xiàn)CVD)。采用上述三種方法填充能力較強，形成的層間介質(zhì)層27致密度比較高。當然，層間介質(zhì)層27也可以是本領(lǐng)域技術(shù)人員熟知的其他沉積工藝，也屬于本發(fā)明的保護范圍。
[0127]本實施例中，層間介質(zhì)層27與第一偽柵極結(jié)構(gòu)Al至第十偽柵極結(jié)構(gòu)AlO相平。
[0128]接著，結(jié)合參考圖10和圖11，形成層間介質(zhì)層27后，去除部分第二偽柵極結(jié)構(gòu)A2、第九偽柵極結(jié)構(gòu)A9，在層間介質(zhì)層內(nèi)分別形成第一柵極結(jié)構(gòu)凹槽和第二柵極結(jié)構(gòu)凹槽，所述第一柵極結(jié)構(gòu)凹槽和第二柵極結(jié)構(gòu)凹槽底部分別露出鰭部201和部分漂移區(qū)203。
[0129]其中，第一柵極結(jié)構(gòu)凹槽、第二柵極結(jié)構(gòu)凹槽的形成方法如下:在層間介質(zhì)層27的頂部形成圖形化的第二掩膜層(圖未示)，以所述圖形化的第二掩膜層為掩膜，刻蝕去除第二偽柵極結(jié)構(gòu)A2和第九偽柵極結(jié)構(gòu)A9，分別形成第一柵極結(jié)構(gòu)凹槽和第二柵極結(jié)構(gòu)凹槽。
[0130]需要說明的是，第一柵極結(jié)構(gòu)凹槽和第二柵極結(jié)構(gòu)凹槽分別與漂移區(qū)203的覆蓋寬度H4為大于等于3nm且小于等于100nm。上述覆蓋寬度H4如果太小，在第一柵極結(jié)構(gòu)凹槽內(nèi)形成的第一柵極結(jié)構(gòu)21無法同時控制阱區(qū)和漂移區(qū)。在第二柵極結(jié)構(gòu)凹槽內(nèi)形成的第二柵極結(jié)構(gòu)22無法同時控制阱區(qū)和漂移區(qū)，電子或空穴的傳輸路徑容易被阻斷。上述覆蓋寬度H4越大越好，但是，所述覆蓋寬度H4越大，后續(xù)形成的第一柵極結(jié)構(gòu)中的第一金屬柵極層的長度尺寸越大，采用化學機械研磨的方法研磨第一金屬柵極層時，越容易出現(xiàn)凹陷缺陷。同理，所述覆蓋寬度H4越大，后續(xù)形成的第二柵極結(jié)構(gòu)中的第二金屬柵極層的長度尺寸越大，采用化學機械研磨的方法研磨第二金屬柵極層時，越容易出現(xiàn)凹陷缺陷。
[0131]接著，參考圖12，在第一柵極結(jié)構(gòu)凹槽和第二柵極結(jié)構(gòu)凹槽的底部和側(cè)壁分別形成第一高k柵介質(zhì)層和第二高k柵介質(zhì)層，之后，分別在第一高k柵介質(zhì)層和第二高k柵介質(zhì)層上形成第一金屬層和第二金屬層，所述第一金屬層和第二金屬層高于各偽柵極結(jié)構(gòu)和層間介質(zhì)層27，之后，采用化學機械研磨的方法將高于各偽柵極結(jié)構(gòu)和層間介質(zhì)層27的金屬層去除，分別形成第一金屬柵極層和第二金屬柵極層。第一金屬柵極層及第一高k柵介質(zhì)層形成了第一柵極結(jié)構(gòu)21。第二金屬柵極層及第二高k柵介質(zhì)層形成了第二柵極結(jié)構(gòu)22。
[0132]而第一柵極結(jié)構(gòu)21與第二柵極結(jié)構(gòu)22之間的第三偽柵極結(jié)構(gòu)A3至第九偽柵極結(jié)構(gòu)AS為第一阻擋層。分別為第一阻擋層231、第一阻擋層232、第一阻擋層233、第一阻擋層234、第一阻擋層235和第一阻擋層236。
[0133]于是，第一柵極結(jié)構(gòu)21、第二柵極結(jié)構(gòu)22、第一阻擋層，第二阻擋層就形成了。
[0134]繼續(xù)參考圖12，第一阻擋層233和第一阻擋層234定義漏極264的位置和寬度。
[0135]其他實施例中，所述第一柵極結(jié)構(gòu)與所述最靠近第一柵極結(jié)構(gòu)的第一阻擋層定義漏極的位置和寬度，或者，所述第二柵極結(jié)構(gòu)域所述最靠近第二柵極結(jié)構(gòu)的第一阻擋層定義漏極的位置和寬度。也屬于本發(fā)明的保護范圍。
[0136]本實施例中，第一阻擋層除了能夠定義漏極的位置和寬度。第一阻擋層還有一個作用:防止采用化學機械研磨的方法形成的第一柵極結(jié)構(gòu)中的第一金屬柵極層的過程中、形成第二柵極結(jié)構(gòu)中的第二金屬柵極的過程中產(chǎn)生凹陷現(xiàn)象。原因如下:第一金屬柵極層和第二金屬柵極層的材料為鋁或銅，相對于多晶硅柵極來說，材質(zhì)較軟。如果不形成第一阻擋層，上述化學機械研磨第一金屬層和第二金屬層的過程中，沒有第一阻擋層中較硬的多晶硅層的支撐，研磨這么長的第一金屬層和第二金屬層時會出現(xiàn)凹陷現(xiàn)象。
[0137]更進一步的，本實施例中的第一阻擋層呈分立結(jié)構(gòu)。原因如下:
[0138](I)與第一柵極結(jié)構(gòu)距離最近的第一阻擋層與第一柵極結(jié)構(gòu)之間具有距離。與第二柵極結(jié)構(gòu)距離最近的第一阻擋層也與第二柵極結(jié)構(gòu)之間具有距離。以第一柵極結(jié)構(gòu)為例進行說明:如果第一阻擋層與第一柵極結(jié)構(gòu)之間沒有距離，第一阻擋層與第一柵極結(jié)構(gòu)之間會發(fā)生邊緣效應(yīng)(Boundary effect) 0具體為，第一阻擋層的材料為多晶硅，第一阻擋層的硅元素在后續(xù)的高溫工藝中會擴散至第一柵極結(jié)構(gòu)，從而影響第一柵極結(jié)構(gòu)的功函數(shù)變化，進而影響后續(xù)形成晶體管的閾值電壓等電性參數(shù)的穩(wěn)定性。
[0139](2)呈分立結(jié)構(gòu)的第一阻擋層可以根據(jù)第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)的特征寬度尺寸來確定分立的第一阻擋層的個數(shù)。第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)的特征寬度較大，上述凹陷現(xiàn)象比較嚴重，要適當?shù)脑黾臃至⒌牡谝蛔钃鯇拥膫€數(shù)，從而能夠精準的解決上述凹陷現(xiàn)象，從而可以提高工作效率和節(jié)約工作成本。
[0140](3)本實施例中，與第一柵極結(jié)構(gòu)距離最近的第一阻擋層與第一柵極結(jié)構(gòu)之間的距離和呈分立的第一阻擋層之間的距離都為第一距離H1，此時，第一距離Hl為大于等于
0.09微米且小于等于0.15微米。一方面定義漏極的尺寸，另一方面，第一距離Hl的范圍如果太大，則解決上述凹陷現(xiàn)象的效果不佳。第一距離Hl如果太小。后續(xù)在第一阻擋層填充層間介質(zhì)層的過程中，填充效果不佳，會在第一阻擋層之間形成空隙。
[0141](4)本實施例中，直接將柵極結(jié)構(gòu)材料層干法刻蝕成第一偽柵極Al至第一偽柵極A9的刻蝕工藝容易控制，發(fā)生光衍射和光散射的幾率小，形成的第一偽柵極Al至第一偽柵極A9的尺寸精度高。
[0142]需要繼續(xù)說明的是，本實施例中的鰭部201是一個整體結(jié)構(gòu)，第一源極、漏極和第二源極都形成于該鰭部201上。并不像現(xiàn)有技術(shù)那樣，第一源極形成于第一鰭部上，第二源極形成于第二鰭部上，漏極形成于第三鰭部上。第一鰭部與第二鰭部之間具有第一淺溝槽隔離結(jié)構(gòu)。第二鰭部與第三鰭部之間具有第二淺溝槽隔離結(jié)構(gòu)。本實施例中，在鰭部201內(nèi)形成了漂移區(qū)203，該漂移區(qū)203被鰭部內(nèi)的阱區(qū)所包圍。該漂移區(qū)203代替了現(xiàn)有技術(shù)中的第一淺溝槽隔離結(jié)構(gòu)與第二淺溝槽隔離結(jié)構(gòu)。漂移區(qū)203和包圍該漂移區(qū)的阱區(qū)的注入類型不同，形成耗盡層，這樣漂移區(qū)203周圍的電場分布被改變，可以承受較大電場。因此，漂移區(qū)203與現(xiàn)有技術(shù)中的第一淺溝槽隔離結(jié)構(gòu)和第二淺溝槽隔離結(jié)構(gòu)的作用相同。但是，形成漂移區(qū)203的方法省略了光刻的步驟，而且也可以與在鰭部內(nèi)形成其他阱區(qū)的步驟相兼容，從而簡化了工藝，節(jié)約了工藝成本。
[0143]另外，正是因為有漂移區(qū)203的存在，漏極凹槽周圍不會有第一淺溝槽隔離結(jié)構(gòu)和/或第二淺溝槽隔離結(jié)構(gòu)，因此，在漏極凹槽內(nèi)生長漏極材料層的時候，漏極凹槽內(nèi)不會出現(xiàn)無法生長漏極材料層的地方，漏極材料層都會在漏極凹槽的內(nèi)部填滿，尤其在漏極凹槽的拐角處的漏極材料層也會生長的很好，從而提高了漏極材料層的性能，進而提高了后續(xù)形成的LDMOS的性能。
[0144]本實施例中，第一阻擋層與第二阻擋層的材料為多晶硅柵極結(jié)構(gòu)，可以和第一柵極結(jié)構(gòu)、第二柵極結(jié)構(gòu)的形成工藝相兼容，從而簡化工藝步驟和節(jié)省工藝成本。
[0145]需要再次說明的是，本實施例中，各第一阻擋層之間的漂移區(qū)內(nèi)沒有偽漏極時。這樣，會使漏極的擊穿電壓更高，進而使后續(xù)形成的晶體管的耐壓性高。而第一阻擋層之間的漂移區(qū)內(nèi)具有偽漏極時，該偽漏極與漏極的材料相同且同時形成，這樣會增加后續(xù)形成的晶體管的驅(qū)動電流，從而增加后續(xù)形成的晶體管的運行速度。第一阻擋層之間的漂移區(qū)內(nèi)具有偽漏極的晶體管與各第一阻擋層之間的漂移區(qū)內(nèi)沒有偽漏極的晶體管相比，后者形成的晶體管的耐壓性較高，運行速度較低。
[0146]其他實施例中，第一柵極結(jié)構(gòu)21和第二柵極結(jié)構(gòu)22還可以為多晶硅柵極結(jié)構(gòu)，也屬于本發(fā)明的保護范圍。如果第一柵極結(jié)構(gòu)21和第二柵極結(jié)構(gòu)22為多晶硅柵極結(jié)構(gòu)，則上述形成第一柵極結(jié)構(gòu)凹槽和第二柵極結(jié)構(gòu)凹槽的步驟、并在第一柵極結(jié)構(gòu)凹槽和第二柵極結(jié)構(gòu)凹槽中分別形成第一和第二高k柵介質(zhì)層、對應(yīng)位于第一和第二高k柵介質(zhì)層之上的第一和第二金屬柵極層的形成步驟可以省略。
[0147]其他實施例中，在鰭部上不形成第二阻擋層也屬于本發(fā)明的保護范圍。只是，后續(xù)步驟中形成的第一源極材料層和第二源極材料層的高度和寬度會增加，會出現(xiàn)現(xiàn)有技術(shù)中的問題(3)。
[0148]其他實施例中，在鰭部上不形成第一阻擋層，也屬于本發(fā)明的保護范圍。只是形成的漏極材料層的高度和寬度尺寸很大，也會出現(xiàn)現(xiàn)有技術(shù)中的問題(3)。
[0149]實施例二
[0150]參考圖12，本發(fā)明還提供一種LDMOS晶體管結(jié)構(gòu)，兩個相鄰的LDMOS晶體管共用一個漏極。具體包括:半導(dǎo)體襯20，所述半導(dǎo)體襯底20具有鰭部201，所述鰭部201內(nèi)具有阱區(qū)；橫跨所述鰭部201并分別覆蓋所述鰭部201頂部和側(cè)壁的第一柵極結(jié)構(gòu)21和第二柵極結(jié)構(gòu)22 ;
[0151]位于所述第一柵極結(jié)構(gòu)21兩側(cè)的半導(dǎo)體襯底內(nèi)的第一源極251和漏極264，位于第二柵極結(jié)構(gòu)22兩側(cè)的半導(dǎo)體襯底內(nèi)的第二源極252和漏極264，所述漏極264為兩個相鄰LDMOS晶體管的共漏極；
[0152]本實施例中的LDMOS晶體管還包括:
[0153]漂移區(qū)203，所述漂移區(qū)位于的所述鰭部201內(nèi)，被所述阱區(qū)包圍，所述第一柵極結(jié)構(gòu)21和第二柵極結(jié)構(gòu)22分別部分覆蓋所述漂移區(qū)203，且所述漏極264位于所述漂移區(qū)203 內(nèi)。
[0154]本實施例中的LDMOS晶體管還包括:
[0155]第一阻擋層231至第一阻擋層236，呈分立結(jié)構(gòu)，且為多晶硅柵極結(jié)構(gòu)，橫跨所述鰭部201并分別覆蓋所述鰭部201頂部和側(cè)壁，位于第一柵極結(jié)構(gòu)21和第二柵極結(jié)構(gòu)22之間的漂移區(qū)203上。
[0156]相鄰的兩個第一阻擋層233和第一阻擋層234定義漏極264的位置和寬度。
[0157]其他實施例中，所述第一柵極結(jié)構(gòu)與所述最靠近第一柵極結(jié)構(gòu)的第一阻擋層定義漏極的位置和寬度，或者，所述第二柵極結(jié)構(gòu)域所述最靠近第二柵極結(jié)構(gòu)的第一阻擋層定義漏極的位置和寬度。
[0158]其他實施例中，第一阻擋層的個數(shù)不受限制，取決于第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)的特征寬度尺寸。
[0159]所述LDMOS晶體管還包括第二阻擋層241和第二阻擋層242，為多晶硅柵極結(jié)構(gòu)，橫跨所述鰭部201并分別覆蓋所述鰭部201頂部和側(cè)壁。本實施例中，第二阻擋層241在所述第一柵極結(jié)構(gòu)21遠離所述漂移區(qū)203 —側(cè)的鰭部201上，與第一柵極結(jié)構(gòu)21 —起定義第一源極251的位置與寬度。第二阻擋層242在所述第二柵極結(jié)構(gòu)22遠離所述漂移區(qū)203 —側(cè)的鰭部上，與第二柵極結(jié)構(gòu)22 —起定義第二源極252的位置與寬度。
[0160]其中，第一柵極結(jié)構(gòu)21與第二柵極結(jié)構(gòu)22為多晶娃柵極結(jié)構(gòu)或金屬柵極結(jié)構(gòu)。
[0161]兩個相鄰的第一阻擋層之間的距離為第一距離H1，第一柵極結(jié)構(gòu)21與第二阻擋層241之間的距離為第二距離H2，第二柵極結(jié)構(gòu)22與第二阻擋層242之間的距離為第三距離H3。所述第一距離H1、第二距離H2和第三距離H3為大于等于0.01微米且小于等于
0.2微米。
[0162]具體請參考實施例一。
[0163]實施例三
[0164]參考圖13，本實施例提供一種LDMOS晶體管的形成方法，本實施例與實施例一的區(qū)別為:實施例一具有兩個源極，分別為第一源極和第二源極。第一源極和第二源極共用一個漏極。本實施例的LDMOS晶體管只有一個源極35，本實施例中的漏極364不是共漏極。本實施例中的源極35和漏極364之間只有一個柵極結(jié)構(gòu)31。柵極結(jié)構(gòu)31部分覆蓋在漂移區(qū)303上。
[0165]在漂移區(qū)上形成第一阻擋層331至第一阻擋層334，用于定義漏極的位置和寬度。具體如下:在所述漂移區(qū)203內(nèi)，相鄰的兩個第一阻擋層333和第一阻擋層334定義漏極364的位置和寬度。
[0166]其他實施例中，所述第一柵極結(jié)構(gòu)與所述最靠近第一柵極結(jié)構(gòu)的第一阻擋層定義漏極的位置和寬度，或者，所述第二柵極結(jié)構(gòu)域所述最靠近第二柵極結(jié)構(gòu)的第一阻擋層定義漏極的位置和寬度。
[0167]相鄰的第一阻擋層之間的距離為第一距離H1。第一阻擋層與第一柵極結(jié)構(gòu)之間的距離也為第一距離H1。第一阻擋層與第二柵極結(jié)構(gòu)之間的距離也為第一距離。
[0168]在柵極結(jié)構(gòu)遠離漂移區(qū)303 —側(cè)的鰭部上形成第二阻擋層34，與柵極結(jié)構(gòu)31 —起定義源極的位置和寬度。第二阻擋層34與柵極結(jié)構(gòu)31之間的距離為第二距離。
[0169]第一距離與第二距離為大于等于0.01微米且小于等于0.2微米。
[0170]具體形成方法請參考實施例一。
[0171]實施例四
[0172]參考圖13，本發(fā)明還提供一種LDMOS晶體管，包括:
[0173]半導(dǎo)體襯底，所述半導(dǎo)體襯底具有鰭部301，所述鰭部201內(nèi)具有阱區(qū)；
[0174]橫跨所述鰭部301的柵極結(jié)構(gòu)31，所述柵極結(jié)構(gòu)31覆蓋所述鰭部301的頂部和側(cè)壁；位于所述柵極結(jié)構(gòu)31兩側(cè)的半導(dǎo)體襯底內(nèi)的源極35和漏極364。
[0175]本實施例中的LDMOS晶體管還包括:
[0176]漂移區(qū)303，所述漂移區(qū)303位于的所述鰭部301內(nèi)，被所述阱區(qū)包圍，所述柵極結(jié)構(gòu)31部分覆蓋所述漂移區(qū)303，且所述漏極364位于所述漂移區(qū)303內(nèi)。
[0177]本實施例中的LDMOS晶體管還包括第一阻擋層331至第四阻擋層334，呈分立結(jié)構(gòu)，也為多晶硅柵極結(jié)構(gòu)，橫跨所述鰭部301并分別覆蓋所述鰭部301頂部和側(cè)壁。所述第一阻擋層331至第四阻擋層334都位于所述漂移區(qū)303上。
[0178]相鄰的兩個第一阻擋層333和第一阻擋層334定義漏極364的位置和寬度。
[0179]其他實施例中，所述第一柵極結(jié)構(gòu)與所述最靠近第一柵極結(jié)構(gòu)的第一阻擋層定義漏極的位置和寬度，或者，所述第二柵極結(jié)構(gòu)域所述最靠近第二柵極結(jié)構(gòu)的第一阻擋層定義漏極的位置和寬度。
[0180]本實施例中的LDMOS晶體管還包括第二阻擋層34，為多晶硅柵極結(jié)構(gòu)，橫跨所述鰭部301并分別覆蓋所述鰭部301頂部和側(cè)壁的。所述第二阻擋層34在所述柵極結(jié)構(gòu)遠離所述漂移區(qū)一側(cè)的鰭部301上。
[0181 ] 具體可以參考上述第一實施例和第三實施例。
[0182] 雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應(yīng)當以權(quán)利要求所限定的范圍為準。
【主權(quán)項】
1.一種LDMOS晶體管的形成方法，其特征在于，包括: 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底具有鰭部，所述鰭部內(nèi)具有阱區(qū)； 在所述鰭部內(nèi)形成漂移區(qū)，所述阱區(qū)包圍所述漂移區(qū)； 形成橫跨所述鰭部的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)覆蓋所述鰭部的頂部和側(cè)壁，所述柵極結(jié)構(gòu)部分覆蓋所述漂移區(qū)； 在所述柵極結(jié)構(gòu)兩側(cè)的鰭部內(nèi)形成源極材料層和漏極材料層，所述漏極材料層在所述漂移區(qū)內(nèi)； 對所述源極材料層和漏極材料層進行離子注入，形成源極和漏極。2.如權(quán)利要求1所述的形成方法，其特征在于，所述漂移區(qū)的注入類型與所述阱區(qū)的注入類型相反。3.如權(quán)利要求1所述的形成方法，其特征在于，所述柵極結(jié)構(gòu)為多晶硅柵極結(jié)構(gòu)。4.如權(quán)利要求3所述的形成方法，其特征在于，形成源極和漏極之后，所述形成方法還包括去除所述多晶硅柵極結(jié)構(gòu)，形成金屬柵極結(jié)構(gòu)的步驟。5.如權(quán)利要求3所述的形成方法，其特征在于，形成所述柵極結(jié)構(gòu)的同時，在所述漂移區(qū)上形成第一阻擋層，所述第一阻擋層與所述柵極結(jié)構(gòu)厚度相同，所述第一阻擋層定義所述漏極的位置和寬度。6.如權(quán)利要求3所述的形成方法，其特征在于，形成所述柵極結(jié)構(gòu)的同時，形成第二阻擋層，所述第二阻擋層在所述柵極結(jié)構(gòu)遠離所述漂移區(qū)的一側(cè)，所述第二阻擋層與所述柵極結(jié)構(gòu)厚度相同，所述第二阻擋層定義源極的位置和寬度。7.如權(quán)利要求3所述的形成方法，其特征在于，形成所述柵極結(jié)構(gòu)的同時，在所述漂移區(qū)上形成第一阻擋層，并且在所述柵極結(jié)構(gòu)遠離所述漂移區(qū)的一側(cè)形成第二阻擋層，所述第一阻擋層定義漏極的位置和寬度，所述第二阻擋層定義源極的位置和寬度。8.如權(quán)利要求7所述的形成方法，其特征在于，形成所述柵極結(jié)構(gòu)的同時形成第一阻擋層和第二阻擋層的方法包括: 在所述半導(dǎo)體襯底上形成柵極結(jié)構(gòu)材料層； 在所述柵極結(jié)構(gòu)材料層上形成圖形化的第一掩膜層，所述圖形化的第一掩膜層定義所述柵極結(jié)構(gòu)、所述第一阻擋層和所述第二阻擋層； 以所述圖形化的第一掩膜層為掩膜，刻蝕所述柵極結(jié)構(gòu)材料層，形成所述柵極結(jié)構(gòu)、所述第一阻擋層和所述第二阻擋層。9.如權(quán)利要求7所述的形成方法，其特征在于，形成所述柵極結(jié)構(gòu)、所述第一阻擋層和所述第二阻擋層的步驟后，形成源極材料層和漏極材料層的步驟之前，在所述柵極結(jié)構(gòu)周圍、所述第一阻擋層周圍和所述第二阻擋層周圍形成側(cè)墻。10.如權(quán)利要7所述的形成方法，其特征在于，所述第一阻擋層和所述第二阻擋層的材料為多晶硅柵極結(jié)構(gòu)。11.如權(quán)利要求5或7所述的形成方法，其特征在于，所述第一阻擋層為分立結(jié)構(gòu)。12.如權(quán)利要求1所述的形成方法，其特征在于，兩個所述LOMOS晶體管共漏極或者分別具有漏極。13.如權(quán)利要求1所述的形成方法，其特征在于，所述LDMOS晶體管為PMOS晶體管時，所述源極材料層和所述漏極材料層為鍺硅層；所述LDMOS晶體管為NMOS晶體管時，所述源極材料層和所述漏極材料層為碳化硅層。14.一種LDMOS晶體管，包括:半導(dǎo)體襯底，所述半導(dǎo)體襯底具有鰭部，所述鰭部內(nèi)具有阱區(qū)； 橫跨所述鰭部的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)覆蓋所述鰭部的頂部和側(cè)壁；位于所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)的源極和漏極； 其特征在于，還包括: 漂移區(qū)，所述漂移區(qū)位于被所述阱區(qū)包圍，所述柵極結(jié)構(gòu)部分覆蓋所述漂移區(qū)，且所述漏極位于所述漂移區(qū)內(nèi)。15.如權(quán)利要求14所述的LDMOS晶體管，其特征在于，還包括:第一阻擋層，在所述漂移區(qū)上，用于定義所述漏極的位置和寬度。16.如權(quán)利要求14所述的LDMOS晶體管，其特征在于，所述第一阻擋層為分立結(jié)構(gòu)。17.如權(quán)利要求14或15所述的LDMOS晶體管，其特征在于，還包括:第二阻擋層，在所述柵極結(jié)構(gòu)遠離所述漂移區(qū)的一側(cè)，用于定義所述源極的位置和寬度。18.如權(quán)利要求17所述的LDMOS晶體管，其特征在于，所述第一阻擋層和所述第二阻擋層為多晶硅柵極結(jié)構(gòu)。19.如權(quán)利要求18所述的LDMOS晶體管，其特征在于，兩個相鄰的所述LDMOS晶體管共漏極或者分別具有漏極。
【文檔編號】H01L21/336GK105826189SQ201510005633
【公開日】2016年8月3日
【申請日】2015年1月6日
【發(fā)明人】李勇
【申請人】中芯國際集成電路制造(上海)有限公司