一種dll輸出電路的制作方法
【技術(shù)領(lǐng)域】
[0001 ]本實(shí)用新型涉及一種DLL輸出電路。
【背景技術(shù)】
[0002]現(xiàn)存的DRAM產(chǎn)品為了滿足JEDEC標(biāo)準(zhǔn)的省電要求，往往會(huì)僅在響應(yīng)讀指令的時(shí)候開(kāi)啟芯片內(nèi)部的所有時(shí)鐘及其對(duì)應(yīng)的模塊。這樣的操作可以帶來(lái)很大的省電效果，因而DRAM業(yè)內(nèi)一直延續(xù)這樣的操控，然而隨著DRAM的速度越來(lái)越快，突發(fā)的讀指令往往會(huì)引發(fā)對(duì)芯片內(nèi)外供電系統(tǒng)巨大的瞬態(tài)消耗，使得DRAM內(nèi)部供電系統(tǒng)不穩(wěn)定，導(dǎo)致DRAM產(chǎn)生的數(shù)據(jù)信息的有效寬度過(guò)于短小，甚至內(nèi)部邏輯時(shí)序預(yù)度不夠引發(fā)的邏輯錯(cuò)誤。正常情況下，DLL輸出電路會(huì)經(jīng)過(guò)幾百個(gè)周期的運(yùn)行，一般對(duì)于DDRl，DLL延遲鏈鎖定的時(shí)間為200T，對(duì)于DDR2為256T，DDR3為512T，DDR4為768T。調(diào)整確定DLL電路內(nèi)部的延時(shí)DLL單元個(gè)數(shù)為X，然后DRAM才進(jìn)入工作模式，而在整個(gè)DRAM工作過(guò)程中，為了保證DLL輸出電路輸出的穩(wěn)定性，DLL輸出電路的DLL延時(shí)鏈控制器更新特別慢。那么這樣就存在一個(gè)問(wèn)題:例如當(dāng)DRAM需要退出省電模式時(shí)，這時(shí)整個(gè)DLL延遲鏈電路及其輸出電路的電流就會(huì)突然變的特別大，只有原來(lái)鎖定的延時(shí)DLL單元瞬時(shí)由X變?yōu)閄-N后才能補(bǔ)償此時(shí)瞬態(tài)的電壓擾動(dòng)，但是由于原有DLL延時(shí)鏈控制器運(yùn)行速度根本無(wú)法及時(shí)發(fā)出調(diào)整指令，使DRAM內(nèi)部供電系統(tǒng)由于突然功耗劇增帶來(lái)的不穩(wěn)定，導(dǎo)致DRAM產(chǎn)生的數(shù)據(jù)信息的有效寬度過(guò)于短小，甚至內(nèi)部邏輯時(shí)序預(yù)度不夠引發(fā)的邏輯錯(cuò)誤。CMD為co_and的縮寫(xiě)。
[0003]而傳統(tǒng)處理此類問(wèn)題的方法基本是在加大內(nèi)電壓上的電容電阻去濾掉這樣的高頻擾動(dòng)，但是這類方法受限于面積功耗等因素。

【發(fā)明內(nèi)容】

[0004]為了解決現(xiàn)有DLL輸出電路在面臨電流突變的突發(fā)狀況下，無(wú)法補(bǔ)償瞬態(tài)的電壓擾動(dòng)，出現(xiàn)DRAM內(nèi)部供電系統(tǒng)不穩(wěn)定的技術(shù)問(wèn)題，本提供一種DLL輸出電路。本實(shí)用新型能在DRAM省電模式退出時(shí)自動(dòng)補(bǔ)償，達(dá)到瞬態(tài)補(bǔ)償噪聲的效果。
[0005]本實(shí)用新型的技術(shù)解決方案:
[0006]—種DLL輸出電路，包括接收器、DLL延遲鏈、輸出驅(qū)動(dòng)器、DLL鑒相器、DLL邏輯控制器、延遲控制鏈、反饋電路，所述接收器、DLL延遲鏈、輸出驅(qū)動(dòng)器依次連接，所述DLL鑒相器的一個(gè)輸入端連接在接收器和DLL延遲鏈之間，所述DLL鑒相器的另一個(gè)輸入端通過(guò)反饋電路連接在DLL延遲鏈和輸出驅(qū)動(dòng)器之間，所述DLL鑒相器的輸出端與DLL邏輯控制器的一端連接，所述DLL邏輯控制器的另一端與延遲控制鏈的一端，所述延遲控制鏈的另一端與DLL延遲鏈連接，其特殊之處在于:還包括計(jì)數(shù)器和運(yùn)算器，所述計(jì)數(shù)器的輸入端接收觸發(fā)使能信號(hào)和配置參數(shù)，所述計(jì)數(shù)器的輸出端連接運(yùn)算器，所述運(yùn)算器鏈接延遲鏈控制器，所述計(jì)數(shù)器以配置參數(shù)為基數(shù)，在觸發(fā)使能信號(hào)的作用下進(jìn)行計(jì)數(shù)。
[0007]配置參數(shù)包括Y和N，其中Y為改變DLL延遲鏈單元個(gè)數(shù)的持續(xù)周期數(shù)，N為改變的DLL延遲鏈的DLL單元個(gè)數(shù)，所述觸發(fā)使能信號(hào)為外部產(chǎn)生的省電退出信號(hào)。
[0008]保證DRAM正常退出省電模式的方法，其特殊之處在于:包括以下步驟:
[0009]I】配置參數(shù)Y和N，其中Y為改變DLL延遲鏈單元個(gè)數(shù)的持續(xù)周期數(shù)，N為改變的DLL延遲鏈的DLL單元個(gè)數(shù);設(shè)定DRAM在省電模式下，DLL延遲鏈鎖定的延時(shí)DLL單元個(gè)數(shù)為X;設(shè)定退出省電模式后，DLL延遲鏈鎖定的延時(shí)DLL單元個(gè)數(shù)為X-N;計(jì)數(shù)器的原始計(jì)數(shù)值為:Y*N；
[0010]2】當(dāng)DRAM處于省電模式時(shí)計(jì)數(shù)器的當(dāng)前計(jì)數(shù)值為Y*N，經(jīng)過(guò)運(yùn)算得到當(dāng)前減檔數(shù)N；
[0011]3】當(dāng)DRAM退出省電模式后，觸發(fā)運(yùn)算器發(fā)送減檔數(shù)N給DLL延遲鏈控制器;根據(jù)當(dāng)前減檔數(shù)，DLL延遲鏈控制器控制DLL延遲鏈中DLL單元個(gè)數(shù)變化為X-(N)，同時(shí)計(jì)數(shù)器從當(dāng)前計(jì)數(shù)值開(kāi)始倒計(jì)數(shù)；
[0012]4】計(jì)數(shù)器的倒計(jì)數(shù)至Y*(N-1)，運(yùn)算器產(chǎn)生對(duì)應(yīng)的減檔數(shù)(N-1)，并發(fā)送給DLL延遲鏈控制器;根據(jù)當(dāng)前減檔數(shù)，DLL延遲鏈控制器控制DLL延遲鏈中DLL單元個(gè)數(shù)變化為X-(N-1);
[0013]5】計(jì)數(shù)器的倒計(jì)數(shù)至Y*(N-1-1)，運(yùn)算器產(chǎn)生對(duì)應(yīng)的減檔數(shù)(N-1-1)，并發(fā)送給DLL延遲鏈控制器;根據(jù)減檔數(shù)，DLL延遲鏈控制器控制延時(shí)DLL單元個(gè)數(shù)變化為X-(N-1-1);
[0014]以此類推，直到計(jì)數(shù)器倒計(jì)數(shù)至零，那么此時(shí)，DLL延遲鏈鎖定DLL單元個(gè)數(shù)X-N變回最初的X。
[0015]上述配置參數(shù)根據(jù)DRAM實(shí)際的工作環(huán)境來(lái)進(jìn)行配置，或者根據(jù)頻率判斷信號(hào)自動(dòng)進(jìn)行配置調(diào)整。
[0016]運(yùn)算器具體工作過(guò)稱為:
[0017]運(yùn)算器接收當(dāng)前計(jì)數(shù)值和當(dāng)前DLL延遲鏈的DLL單元個(gè)數(shù)，根據(jù)公式X-計(jì)數(shù)值/Y計(jì)算后取整，得到減檔數(shù)發(fā)送給延遲鏈控制器。
[0018]本實(shí)用新型所具有的優(yōu)點(diǎn)如下:
[0019]1、本實(shí)用新型可以靈活快速得補(bǔ)償省電模式退出引發(fā)的供電系統(tǒng)的擾動(dòng)，從而減少輸出數(shù)據(jù)的質(zhì)量損耗。
[0020]2、本實(shí)用新型能夠大大減少關(guān)鍵時(shí)序路徑上因?yàn)殡娫磾_動(dòng)所引起的邏輯錯(cuò)誤的可能。
【附圖說(shuō)明】
[0021]圖1為本實(shí)用新型的時(shí)序圖；
[0022]圖2為本實(shí)用新型的DLL輸出電路；
[0023]圖3為保證DRAM省電模式退出正常的流程圖。
【具體實(shí)施方式】
[0024]當(dāng)DRAM退出省電模式時(shí)，自動(dòng)調(diào)整DLL(延時(shí)鎖相環(huán))內(nèi)部的DLL延時(shí)單元個(gè)數(shù)來(lái)補(bǔ)償此時(shí)瞬態(tài)的電壓擾動(dòng)。調(diào)整的單元個(gè)數(shù)以及調(diào)整的持續(xù)時(shí)間均可以根據(jù)DRAM的實(shí)際工作場(chǎng)合來(lái)外部配置，或者根據(jù)工作頻率自動(dòng)調(diào)整。
[0025]具體流程為:
[0026]DRAM在省電模式下，DLL延遲鏈鎖定的DLL延時(shí)單元個(gè)數(shù)為X;
[0027]退出省電模式后，DLL延遲鏈鎖定的DLL延時(shí)單元個(gè)數(shù)迅速調(diào)整為X-N
[0028]—定時(shí)間Y后，DLL鎖定延時(shí)單元個(gè)數(shù)再次調(diào)整為X-(N-1)
[0029 ] 經(jīng)過(guò)Y X N時(shí)間段后，DLL鎖定延時(shí)單元個(gè)數(shù)變回最初的X[°03°]實(shí)現(xiàn)的模塊圖為:
[0031]其中調(diào)整的N和Y可以根據(jù)DRAM實(shí)際的工作環(huán)境來(lái)進(jìn)行配置，或者可以根據(jù)頻率判斷信號(hào)自動(dòng)進(jìn)行配置調(diào)整。具體實(shí)現(xiàn)方法如下:
[0032]I)外部配置位可以用戶自行配置Y和N的值
[0033]2)頻率判斷位可以根據(jù)DRAM的配置數(shù)據(jù)來(lái)自動(dòng)產(chǎn)生頻率判斷
[0034]3)省電退出位會(huì)在省電模式退出時(shí)觸發(fā)內(nèi)部計(jì)數(shù)器，從Y*N開(kāi)始倒計(jì)數(shù)，不同的數(shù)值通過(guò)運(yùn)算器產(chǎn)生不同的減檔設(shè)置，從而控制DLL延遲鏈控制器去減少DLL延遲單元個(gè)數(shù)。運(yùn)算器接收當(dāng)前計(jì)數(shù)值和當(dāng)前DLL延遲鏈的DLL單元個(gè)數(shù)X，根據(jù)公式X-計(jì)數(shù)值/Y計(jì)算后取整，得到減檔數(shù)發(fā)送給延遲鏈控制器。
【主權(quán)項(xiàng)】
1.一種DLL輸出電路，包括接收器、DLL延遲鏈、輸出驅(qū)動(dòng)器、DLL鑒相器、DLL邏輯控制器、延遲控制鏈、反饋電路，所述接收器、DLL延遲鏈、輸出驅(qū)動(dòng)器依次連接，所述DLL鑒相器的一個(gè)輸入端連接在接收器和DLL延遲鏈之間，所述DLL鑒相器的另一個(gè)輸入端通過(guò)反饋電路連接在DLL延遲鏈和輸出驅(qū)動(dòng)器之間，所述DLL鑒相器的輸出端與DLL邏輯控制器的一端連接，所述DLL邏輯控制器的另一端與延遲控制鏈的一端，所述延遲控制鏈的另一端與DLL延遲鏈連接，其特征在于:還包括計(jì)數(shù)器和運(yùn)算器，所述計(jì)數(shù)器的輸入端接收觸發(fā)使能信號(hào)和配置參數(shù)，所述計(jì)數(shù)器的輸出端連接運(yùn)算器，所述運(yùn)算器鏈接延遲鏈控制器，所述計(jì)數(shù)器以配置參數(shù)為基數(shù)，在觸發(fā)使能信號(hào)的作用下進(jìn)行計(jì)數(shù)。2.根據(jù)權(quán)利要求1所述的DLL輸出電路，其特征在于:配置參數(shù)包括Y和N，其中Y為改變DLL延遲鏈單元個(gè)數(shù)的持續(xù)周期數(shù)，N為改變的DLL延遲鏈的DLL單元個(gè)數(shù)，所述觸發(fā)使能信號(hào)為外部產(chǎn)生的省電退出信號(hào)。
【專利摘要】本實(shí)用新型涉及一種DLL輸出電路，包括接收器、DLL延遲鏈、輸出驅(qū)動(dòng)器、DLL鑒相器、DLL邏輯控制器、延遲控制鏈、反饋電路，還包括計(jì)數(shù)器和運(yùn)算器，計(jì)數(shù)器的輸入端接收觸發(fā)使能信號(hào)和配置參數(shù)，所述計(jì)數(shù)器的輸出端連接運(yùn)算器，所述運(yùn)算器鏈接延遲鏈控制器，所述計(jì)數(shù)器以配置參數(shù)為基數(shù)，在觸發(fā)使能信號(hào)的作用下進(jìn)行計(jì)數(shù)。本實(shí)用新型解決了現(xiàn)有DLL輸出電路在面臨電流突變的突發(fā)狀況下，無(wú)法補(bǔ)償瞬態(tài)的電壓擾動(dòng)，出現(xiàn)DRAM內(nèi)部供電系統(tǒng)不穩(wěn)定的技術(shù)問(wèn)題，本實(shí)用新型能在DRAM省電模式退出時(shí)自動(dòng)補(bǔ)償，達(dá)到瞬態(tài)補(bǔ)償噪聲的效果。
【IPC分類】H03L7/08
【公開(kāi)號(hào)】CN205179016
【申請(qǐng)?zhí)枴緾N201520912569
【發(fā)明人】王嵩
【申請(qǐng)人】西安紫光國(guó)芯半導(dǎo)體有限公司
【公開(kāi)日】2016年4月20日
【申請(qǐng)日】2015年11月16日