技術(shù)編號：10625651
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。隨著半導體元件的集成化，為了達到高密度以及高效能的目標，在有限的單位面積內(nèi)，往三維空間發(fā)展已蔚為趨勢。以非揮發(fā)性存儲器為例，其包括由多個存儲單元排列而成的垂直式存儲陣列(memory array)。上述三維半導體元件雖然使得單位面積內(nèi)的存儲器容量增加，但也增加了不同層之間元件彼此連接的困難度。近年來，在三維半導體元件中發(fā)展出具有階梯結(jié)構(gòu)的接墊。上述接墊可使位于每層的元件容易與其他元件進行連接。然而，定義一層階梯例如是需經(jīng)由一次光刻及蝕刻制作工藝。隨著三維半...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。