技術(shù)編號:11434101
提示:您尚未登錄,請點 登 陸 后下載,如果您還沒有賬戶請點 注 冊 ,登陸完成后,請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及一種動態(tài)存取存儲體(以下稱作DRAM)等揮發(fā)性半導(dǎo)體存儲裝置的再新(refresh)控制電路及方法與揮發(fā)性半導(dǎo)體存儲裝置。背景技術(shù)圖1是表示現(xiàn)有例的DRAM的存儲單元(memorycell)MC1與再新控制電路的結(jié)構(gòu)例的電路圖。圖1中,包括再新控制器10以及鎖存型讀出放大器11(latch-typesenseamplifier),位線BL及/BL連接至鎖存型讀出放大器11,通常存儲用存儲單元MC1是具備金屬氧化物半導(dǎo)體(MetalOxideSemiconductor,MOS)晶體管(t...
注意:該技術(shù)已申請專利,請尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識儲備,不適合論文引用。
該類技術(shù)無源代碼,用于學(xué)習(xí)原理,如您想要源代碼請勿下載。