技術(shù)編號：11519485
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本公開內(nèi)容涉及具有整合式處理器的DRAM(動態(tài)隨機存取存儲器)電路的領(lǐng)域以及與這樣的存儲器進行通信的方法。背景技術(shù)現(xiàn)代計算機通常包括處理電路，該處理電路耦接至一個或更多個動態(tài)隨機存取存儲器(DRAM)電路并且通常被實現(xiàn)為片上系統(tǒng)(SoC)。通常需要周期性刷新操作的這樣的存儲器是密集的并且相對快速地訪問，因此在大多數(shù)計算機中被用作主RAM數(shù)據(jù)存儲裝置。然而，由于在SoC與DRAM電路之間要傳送的數(shù)據(jù)量不斷增加，這樣的數(shù)據(jù)傳送往往減慢計算機的操作并且導(dǎo)致相對高的能量消耗。已經(jīng)提出的解決方案是除了So...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。