技術(shù)編號(hào)：11647656
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本公開內(nèi)容的實(shí)施方式一般地涉及一種用于將材料均勻?yàn)R射沉積到基板上的高深寬比特征的底部和側(cè)壁中的裝置和方法。背景技術(shù)以可靠的方式產(chǎn)生亞半微米(sub-halfmicron)和更小的特征是半導(dǎo)體器件的下一代甚大規(guī)模集成(VLSI)和超大規(guī)模集成(ULSI)的關(guān)鍵技術(shù)挑戰(zhàn)之一。然而，隨著電路技術(shù)不斷地最小化，VLSI和ULSI技術(shù)中不斷收縮尺寸的互連件已經(jīng)對(duì)處理能力有額外的需求。例如，隨著下一代器件的電路密度的增加，互連件(諸如通孔、溝槽、觸點(diǎn)、柵極結(jié)構(gòu)和其它特征、以及在它們之間的介電材料)的寬度減小...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。