技術編號：11692984
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明大致涉及運用鎖相回路(Phase-lockedloop，PLL)裝置的電路及系統(tǒng)，而且尤其是經(jīng)由已儲存波段值在后續(xù)校準時校準PLL裝置并加速PLL鎖定時間的設備及方法。背景技術傳統(tǒng)上，具有內部鎖相回路的任何電子系統(tǒng)或設備在進行任何其它校準前，都會先嘗試達成鎖定。為了達成鎖定，此設備或系統(tǒng)起始PLL校準引擎，其嘗試找出用于頻帶的最佳解答。此頻帶資訊即使已輕易有效地載入以得到更快的PLLLOCK，仍不建議當作此頻帶的模擬結果，其可能因制程變異而無法與真實硬體相配。此PLL典型用數(shù)毫秒來達成此鎖...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
該類技術注重原理思路，無完整電路圖，適合研究學習。