技術(shù)編號:11697492
提示:您尚未登錄,請點 登 陸 后下載,如果您還沒有賬戶請點 注 冊 ,登陸完成后,請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及信息存儲領(lǐng)域,特別是涉及一種內(nèi)存調(diào)度方法及內(nèi)存控制器。背景技術(shù)目前,內(nèi)存控制器對動態(tài)隨機存儲器(DRAM,DynamicRandomAccessMemory)的隨機訪問受到DRAM固有參數(shù)(見表1)的影響,寫入的命令與命令之間存在間隔周期,而這間隔周期造成總線空閑。表1現(xiàn)有的實現(xiàn)DRAM訪問的硬件架構(gòu)包括內(nèi)存控制器和兩片X16DDR3內(nèi)存(SDRAM,SynchronousDynamicRandomAccessMemory),兩片X16DDR3SDRAM物理上共享地址/命令(ADDR/...
注意:該技術(shù)已申請專利,請尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識儲備,不適合論文引用。
請注意,此類技術(shù)沒有源代碼,用于學(xué)習(xí)研究技術(shù)思路。