技術編號：11732747
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及半導體制造領域，尤其涉及一種半導體器件制造方法。背景技術現(xiàn)有的半導體器件中，主要使用塊狀硅作為基底之用，而高操作速度與低能量消耗的要求則可通過縮小基底上的半導體器件的尺寸而達成，例如縮減基底上的金屬氧化物半導體場效應晶體管(MOSFET)的尺寸。然而，MOSFET的尺寸縮減然受限于其內(nèi)的二氧化硅基的柵介電材料，且當其尺寸縮減時可能遭遇到柵極漏電流的問題。因此，為了降低柵極漏電流，柵介質(zhì)層便采用特定介電材料，例如為具有高介電常數(shù)(K)的介電材料，以取代傳統(tǒng)的二氧化硅材料。然而，柵介電材料...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。