技術(shù)編號：11868325
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體結(jié)構(gòu)的形成方法。背景技術(shù)隨著集成電路制造技術(shù)的快速發(fā)展，促使集成電路中的半導(dǎo)體器件，尤其是MOS（MetalOxideSemiconductor，金屬-氧化物-半導(dǎo)體）器件的尺寸不斷地縮小，以此滿足集成電路發(fā)展的小型化和集成化的要求。在MOS晶體管器件的尺寸持續(xù)縮小的過程中，現(xiàn)有工藝以氧化硅或氮氧化硅作為柵介質(zhì)層的工藝受到了挑戰(zhàn)。以氧化硅或氮氧化硅作為柵介質(zhì)層所形成的晶體管出現(xiàn)了一些問題，包括漏電流增加以及雜質(zhì)的擴散，從而影響晶體管的閾值電壓，進而...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。