技術(shù)編號：12466326
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及PCB板高速互連設(shè)計領(lǐng)域，具體的說是一種提升系統(tǒng)互連接受端SI性能的方法。背景技術(shù)服務(wù)器產(chǎn)品設(shè)計時，高速信號系統(tǒng)互連PCB設(shè)計，通常是遵循業(yè)界各總線工業(yè)規(guī)范定義的特征阻抗值進行線路設(shè)計及PCB加工制造。因此，系統(tǒng)互連設(shè)計開發(fā)時，PCB板上互連trace鏈路，connector，Cable及發(fā)送和接受端芯片部件內(nèi)阻都遵循相同的目標(biāo)阻抗值進行設(shè)計。從信號完整性（SignalIntegrity，SI）角度理論分析來看，由于PCB板傳輸線路，connector及信號發(fā)送和接受芯片三部分特征阻抗...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。