技術(shù)編號：12544326
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種半導(dǎo)體集成電路，特別是涉及一種基準(zhǔn)電壓源電路。背景技術(shù)基準(zhǔn)電壓源電路在集成電路中被廣泛應(yīng)用，如圖1所示，是現(xiàn)有基準(zhǔn)電壓源電路的電路結(jié)構(gòu)圖；NMOS管MN101和MN102的柵極連接在一起且都連接到NMOS管MN101的漏極，NMOS管MN101的源極接地，NMOS管MN102的源極通過電阻R101接地；NMOS管MN101的漏極連接到由PMOS管MP101組成的電流路徑，NMOS管MN102的漏極連接到由PMOS管MP102組成的電流路徑，PMOS管MP101和MP102互為鏡像。...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。