技術(shù)編號：12665796
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及通信技術(shù)領(lǐng)域，尤其涉及一種硬件地址編址電路及其制作、使用方法。背景技術(shù)硬件設(shè)計中，常常需要使用硬件地址來做版本號識別，功能區(qū)分等。傳統(tǒng)的硬件地址實現(xiàn)方法主要有兩種。一種是數(shù)字模式，通過硬件輸入輸出(InputOutput，IO)端口作為輸入，IO端口的外部管腳做上下拉處理，上拉處理一般為通過一個電阻接到電源，下拉處理一般為通過一個電阻接到地，因此，上拉表示邏輯電平1，下拉表示邏輯電平0，不同的0和1組合可實現(xiàn)多種的硬件地址。圖1為本發(fā)明實施例提供的一個利用4個地址IO進(jìn)行數(shù)字編址的電路...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。