技術編號：12725205
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及半導體技術領域，具體而言涉及一種半導體器件的制造方法。背景技術嵌入式鍺硅(EmbeddedSiGe，E-SiGe)工藝被廣泛應用于先進的CMOS工藝技術以在溝道區(qū)增加額外的壓應力，因此顯著提升PMOS的性能。然而E-SiGe工藝面臨諸多挑戰(zhàn)，包括單元處理過程(高Ge百分比含量，缺陷控制等)和集成問題(應力接近、嵌入式SiGe形狀、熱兼容性等)∑型SiGe源/漏通常被用于產生額外的壓應力到溝道以提高空穴遷移率。如圖1A所示，在SiGe層101的頂部形成Si覆蓋層102以保護SiGe101...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。