技術(shù)編號(hào)：12739083
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶(hù)請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明屬于模擬集成電路技術(shù)領(lǐng)域，特別涉及多相時(shí)鐘相位誤差校正電路。背景技術(shù)傳統(tǒng)的多相時(shí)鐘發(fā)生器由延遲鎖相環(huán)(Delay-LockedLoop,DLL)實(shí)現(xiàn)，通過(guò)比較參考時(shí)鐘和反饋時(shí)鐘的相位，將環(huán)路鎖定，從而輸出多相等相位的時(shí)鐘信號(hào)，理論上，相位數(shù)可以是很大，而且相位差相等并恒定。但實(shí)際中，因?yàn)檠舆t單元不匹配、傳輸路徑失配、溫度變化以及芯片局部應(yīng)力差異等非理想效應(yīng)的影響，導(dǎo)致多相時(shí)鐘間相差不等，出現(xiàn)時(shí)間失配。為了實(shí)現(xiàn)高精度多相時(shí)鐘，可以增加延遲線(xiàn)中延遲單元的個(gè)數(shù)，加強(qiáng)延遲單元間的匹配，此方法能有效...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
該類(lèi)技術(shù)注重原理思路，無(wú)完整電路圖，適合研究學(xué)習(xí)。