技術(shù)編號:12802033
提示:您尚未登錄,請點(diǎn) 登 陸 后下載,如果您還沒有賬戶請點(diǎn) 注 冊 ,登陸完成后,請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及計(jì)算機(jī)技術(shù),尤其涉及一種訪存命令調(diào)度方法、裝置和系統(tǒng)。背景技術(shù)計(jì)算機(jī)體系中的存儲(chǔ)系統(tǒng),多采用雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DoubleDataRateSynchronousDynamicRandomAccessMemory;簡稱:DDRSDRAM)設(shè)備作為主存(也就是內(nèi)存),主存與中央處理器(CentralProcessingUnit;簡稱:CPU)、顯卡和千兆以太網(wǎng)卡等訪存設(shè)備之間通過內(nèi)存控制器連接。內(nèi)存控制器接收來自訪存設(shè)備的訪存命令,然后將其轉(zhuǎn)換成對內(nèi)存的操作命令,并針對讀命令返回...
注意:該技術(shù)已申請專利,請尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識儲(chǔ)備,不適合論文引用。
請注意,此類技術(shù)沒有源代碼,用于學(xué)習(xí)研究技術(shù)思路。