技術(shù)編號(hào)：2781096
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及生成掩膜數(shù)據(jù)、掩膜、記錄介質(zhì)的方法和，尤其涉及生成掩膜數(shù)據(jù)、掩膜、記錄介質(zhì)的方法和用于制造具有層間絕緣層的半導(dǎo)體器件的方法，其中，即使布線層之間間隙很小，該層間絕緣層亦可良好地填充于其間。背景技術(shù)在如大規(guī)模集成電路(LSI)的半導(dǎo)體器件中，伴隨著元件的小型化，高密度化及多層化，其布線層寬度變小，層間間隔變小。例如在0.13μm代設(shè)計(jì)規(guī)則中，金屬布線層的最小線寬為0.2μm，最小間隔為0.22μm。在這樣狹窄的空間布線層之間，如果用CVD法進(jìn)行氧化...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。