技術(shù)編號：2782873
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明有關(guān)于一種集成電路中多層結(jié)構(gòu)半導(dǎo)體元件的制造方法，特別有關(guān)一種在雙鑲嵌制程中改善蝕刻輪廓及流程的方法。背景技術(shù) 隨著對超大型集成電路高密度及高效能的需求逐漸增加，伴隨而來的是對內(nèi)連接技術(shù)水平提升的要求，當(dāng)元件尺寸不斷縮小時，內(nèi)連接技術(shù)將越難滿足低電阻及內(nèi)連接電容特性，特別是當(dāng)元件尺寸縮小至65納米(nm)之下。在形成雙鑲嵌結(jié)構(gòu)時，制程困難度隨著元件尺寸的降低而提高。舉例來說，當(dāng)元件尺寸縮小時，由于制程容許度降低，在形成硬掩膜(hardmask)、抗反...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。