技術(shù)編號：3366309
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及半導體，特別涉及。 背景技術(shù)隨著超大規(guī)模集成電路(Ultra Large Scale htegration，ULSI)的飛速發(fā)展，集成電路制造工藝變得越來越復雜和精細。為了提高集成度，降低制造成本，元件的特征尺寸不斷減小，芯片單位面積內(nèi)的元件數(shù)量不斷增加，平面布線已經(jīng)難以滿足元件高密度的要求，只能采用多層布線技術(shù)，利用芯片的垂直空間，進一步提高器件的集成密度。但是多層布線技術(shù)的應用會造成晶片表面起伏不平，對圖形制作非常不利。因此，需要對起伏不平的...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。