技術(shù)編號：40464879
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本公開涉及可測性設(shè)計，尤其涉及一種生成可測試性設(shè)計架構(gòu)的方法、裝置、設(shè)備及存儲介質(zhì)。背景技術(shù)、隨著芯片規(guī)模的不斷增大和制造工藝的持續(xù)進步，芯片可測性設(shè)計（design?fortest，dft）對于芯片的制造和質(zhì)量保證至關(guān)重要，該技術(shù)通過在芯片設(shè)計階段引入特定的邏輯和結(jié)構(gòu)，以便于在芯片制造后能有效地測試芯片，檢查芯片的制造缺陷。、dft架構(gòu)的設(shè)計對整個dft流程至關(guān)重要，dft的實現(xiàn)是基于dft架構(gòu)的定義，dft架構(gòu)規(guī)劃出芯片各個模塊的掃描測試分組、模塊中是否規(guī)劃片上存儲器內(nèi)建自測試、是否規(guī)劃...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。