技術(shù)編號：40543489
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本公開一般而言涉及用于集成電路器件的靜電放電(esd)保護(hù)電路系統(tǒng)。背景技術(shù)、在許多應(yīng)用中需要對集成電路的輸入/輸出(i/o)和其它引腳(或焊盤)進(jìn)行靜電放電(esd)保護(hù)。對于用于低電容/高速通信信號(諸如對于在數(shù)據(jù)通信總線線路上使用)的高電壓(hv)輸入/輸出引腳，這一點尤為重要。、對集成電路(ic)器件的某些輸入/輸出引腳進(jìn)行hv?esd保護(hù)的強(qiáng)制性要求(諸如對于具有系統(tǒng)級規(guī)范(如iec?-和/或sae?j)的低電容/高速hv輸入/輸出)包括：低電容；有限的面積占用...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。