技術編號：40614827
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明屬于電子信息領域，尤其涉及一種低噪聲放大器芯片電路原理圖的自動布局方法。背景技術、低噪聲放大器芯片電路原理圖自動優(yōu)化程序可以根據(jù)設計師輸入的指標，自動完成電路架構的調(diào)整和元件尺寸參數(shù)的優(yōu)化，輸出電路的網(wǎng)表文件，接下來需要設計師進行后續(xù)的版圖繪制和仿真工作，最終形成可用的版圖文件。但是網(wǎng)表文件由字符串組成，對設計師而言可讀性差，所以需要使用程序自動將抽象的網(wǎng)表文件轉(zhuǎn)化成圖形化的原理圖，顯示出所有元件的參數(shù)和連接關系，并且元件的擺放位置應當盡量減少連線的交叉重疊。仿真軟件ads的原理圖設計部...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
請注意，此類技術沒有源代碼，用于學習研究技術思路。