技術(shù)編號(hào)：40639453
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及電子設(shè)計(jì)自動(dòng)化，尤其涉及一種fpga電路中的靜態(tài)時(shí)序分析方法、裝置、設(shè)備及介質(zhì)。背景技術(shù)、在集成電路設(shè)計(jì)中，每個(gè)不同階段都需要對(duì)設(shè)計(jì)進(jìn)行時(shí)序檢查，以保證所設(shè)計(jì)的電路滿足預(yù)定的時(shí)序要求。靜態(tài)時(shí)序分析(static?timing?analysis，sta)是在不執(zhí)行仿真的情況下預(yù)估電路預(yù)期時(shí)序的方法。、在現(xiàn)有技術(shù)中，現(xiàn)場(chǎng)可編程門陣列(field-programmable?gate?array，fpga)電路的靜態(tài)時(shí)序分析，通常是對(duì)fpga電路中的全部器件進(jìn)行完整分析。但是，在遇到較大電...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。