技術(shù)編號：40647807
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及計算機，特別是涉及一種數(shù)據(jù)包尺寸的匹配方法、設(shè)備、裝置以及存儲介質(zhì)。背景技術(shù)、外設(shè)組件互連快速通道（peripheral?component?interconnect?express，pcie）的事務(wù)層數(shù)據(jù)包（transaction?layer?packet，tlp）是pcie架構(gòu)中用于在不同設(shè)備之間傳輸數(shù)據(jù)和控制信息的數(shù)據(jù)包。、在pcie鏈路中，每個端點（port）的數(shù)據(jù)包的最大有效載荷大?。╩ax?payloadsize，mps）需要進行協(xié)商，其mps決定tlp傳輸過程中的數(shù)據(jù)...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。