技術(shù)編號：5884967
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及集成電路，具體涉及一種。背景技術(shù)在實(shí)際的晶體中，由于晶體形成條件、原子的熱運(yùn)動(dòng)及其它條件的影響，原子的排列不可能那樣完整和規(guī)則，往往存在偏離了理想晶體結(jié)構(gòu)的區(qū)域。這些與完整周期性點(diǎn)陣結(jié)構(gòu)的偏離就是晶體中的缺陷，它破壞了晶體的對稱性。晶體缺陷(Crystal Defects)包括面缺陷、線缺陷和點(diǎn)缺陷，均對晶體的物理性質(zhì)具有極其重要的影響。在集成電路制造中，晶體缺陷很容易導(dǎo)致成品集成電路中的CMOS發(fā)生源漏之間漏電導(dǎo)通。對進(jìn)行了源漏注入的晶圓進(jìn)行是...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲(chǔ)備，不適合論文引用。