技術(shù)編號：5956184
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明大體上涉及一種用于測試電路單元的方法，具體地，涉及一種用于測試具有至少一個存儲單元陣列和至少一個尋址和控制單元的待測電路單元的方法，以及一種利用設(shè)置在電路結(jié)構(gòu)上的端子單元實現(xiàn)該方法的電路結(jié)構(gòu)。背景技術(shù) 對以低廉的測試成本并行地實現(xiàn)較大范圍的測試過程的需要與日俱增。待測電路單元首先涉及具有增加了的復(fù)雜度的存儲芯片。在這種情況下，測試成本主要由測試時間決定，并根據(jù)在預(yù)定時間內(nèi)能夠測試的待測電路單元的數(shù)目來獲得。每單位時間內(nèi)可測試電路單元的數(shù)目也被稱為吞吐...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。