技術(shù)編號：5961288
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及。背景技術(shù) 在中，為了保證速度性能，需要測量預定關(guān)鍵路徑的信號延遲。所謂關(guān)鍵路徑是指邏輯電路的信號路徑中如果沒有在規(guī)定時間內(nèi)傳達信號就會出現(xiàn)錯誤動作的路徑。由于半導體裝置越來越小型化，在同一半導體內(nèi)各區(qū)域的過程參數(shù)會有所差別。因此，延遲時間也會不同。這樣，會出現(xiàn)和當初設(shè)想的關(guān)鍵路徑相比其信號傳輸?shù)难舆t時間增加的路徑，從而不能保證預定的運算速度。發(fā)明內(nèi)容因此，本發(fā)明的主要的目是提供一種，即便是因為過程偏差使實際芯片的關(guān)鍵路徑和設(shè)計過程中的關(guān)鍵路徑不...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。