技術(shù)編號(hào):6011336
提示:您尚未登錄,請(qǐng)點(diǎn) 登 陸 后下載,如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ,登陸完成后,請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種基于SRAM(靜態(tài)隨機(jī)存儲(chǔ))的FPGA (Field Programmable Gate Array,現(xiàn)場(chǎng)可編程門陣列)的LUT (Look Up Table,查找表)測(cè)試結(jié)構(gòu)及方法,屬于LUT測(cè)試。背景技術(shù)FPGA器件的可編程能力主要由其內(nèi)部的CLB(Configurable Logic Block,可配置邏輯塊)實(shí)現(xiàn),而可配置邏輯塊內(nèi)用于實(shí)現(xiàn)邏輯功能的核心部件是基于RAM的函數(shù)發(fā)生器, 也就是通常所說(shuō)的查找表(Look-up Table,...
注意:該技術(shù)已申請(qǐng)專利,請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識(shí)儲(chǔ)備,不適合論文引用。