技術編號：6012059
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及一種基于Virtex架構(gòu)的FPGA測試方法，特別是基于Virtex架構(gòu)FPGA 單長線斜向開關的測試方法。背景技術現(xiàn)場可編程門陣列FPGA的用戶可編程性、低開發(fā)成本以及短研發(fā)周期等性質(zhì)使它成為實現(xiàn)現(xiàn)代電路和系統(tǒng)的一種重要技術。在FPGA芯片中，布線資源占芯片面積的60% 以上，并且隨著器件規(guī)模增大，互連資源也越來越復雜，其出現(xiàn)故障的可能性很大，所以互連資源測試非常重要。目前，國內(nèi)外公知的FPGA布線開關測試技術不是著眼于3X3、4X4等小規(guī)模的布...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權(quán)，增加技術思路，做技術知識儲備，不適合論文引用。