技術編號：6168057
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。一種，所述半導體測試結構包括第一測試端、第二測試端和呈矩陣排列的若干MOS晶體管，所述MOS晶體管的源極、漏極、襯底接地，所述MOS晶體管包括第一MOS晶體管和第二MOS晶體管，位于所述矩陣中間位置的第一MOS晶體管的柵極與第一測試端相連接，位于所述矩陣邊緣位置的第二MOS晶體管的柵極與第二測試端相連接。通過分別在第一測試端和第二測試端上施加測試信號，分別對處于矩陣中間位置的第一MOS晶體管和處于矩陣邊緣位置的第二MOS晶體管進行測試，有利于評估柵介質(zhì)層的...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。