技術編號：6254518
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及一種基于FPGA的信號時差測量方法，其包括接收到第一信號時，產生慢時鐘信號，同時對慢時鐘信號的周期進行計數(shù)；接收到第二信號時，產生快時鐘信號，利用快時鐘信號的上升沿去檢測慢時鐘信號的電平，同時對快時鐘信號的周期進行計數(shù)；若利用快時鐘信號的上升沿檢測到慢時鐘信號的電平發(fā)生變化，則產生一標識信號，并停止對快時鐘信號和慢時鐘信號信號的周期的計數(shù)；根據(jù)標識信號產生時，慢時鐘信號的電平是處于上升沿還是處于下降沿，結合慢時鐘信號的周期及計數(shù)所得的周期個數(shù)、快...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。