技術(shù)編號(hào)：6356968
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶(hù)請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種針對(duì)電路仿真中電路稀疏矩陣的快速LU分解方法，屬于電子設(shè) 計(jì)自動(dòng)化(EDA)。背景技術(shù)在傳統(tǒng)的電路設(shè)計(jì)過(guò)程中，為了驗(yàn)證集成電路的連接和功能的完整性，以及預(yù)測(cè) 電路的行為，通常采用在面包板和印刷電路板上做實(shí)驗(yàn)來(lái)驗(yàn)證設(shè)計(jì)結(jié)果；但是對(duì)于集成電 路的驗(yàn)證與傳統(tǒng)電路不同，在集成電路成品生產(chǎn)之前，無(wú)法使用實(shí)驗(yàn)的方式來(lái)驗(yàn)證其性能。 為了提高集成電路正式生產(chǎn)時(shí)的良品率并降低集成電路設(shè)計(jì)成本，有必要在實(shí)際生產(chǎn)階段 開(kāi)始之前，使用計(jì)算機(jī)輔助集成電路設(shè)計(jì)(CAD)...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類(lèi)技術(shù)沒(méi)有源代碼，用于學(xué)習(xí)研究技術(shù)思路。