技術編號：6374195
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及集成電路芯片設計領域，具體涉及ー種體系結(jié)構級和電路級低功耗的超細粒度門控時鐘的FIFO數(shù)據(jù)存儲方法及裝置。背景技術FIFOCFirst In and First Out,先進先出)數(shù)據(jù)隊列是集成電路芯片中廣泛使用電路結(jié)構，用于緩存數(shù)據(jù)以及控制數(shù)據(jù)訪問的順序，它的構建有兩種方式基于SRAM構建和基于寄存器構建，前者面積小但是速度慢，后者面積大但是速度快。在高速芯片設計過程中，為了降低訪問FIFO數(shù)據(jù)隊列的延遲，滿足芯片的設計頻率要求，F(xiàn)IFO數(shù)據(jù)隊...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
請注意，此類技術沒有源代碼，用于學習研究技術思路。