技術(shù)編號：6409583
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及被稱為可編程邏輯裝置類型的集成電路，特別地，本發(fā)明涉及改善這種裝置整體功能適應性的互聯(lián)方案或設(shè)計。背景技術(shù) 在Gudger等人的5,079,451號美國專利中，描述了具有全局和局部總線的可編程邏輯裝置(PLD)，其中那些總線向邏輯單元提供乘積項。全局總線可與所有邏輯單元進行通訊，而每個局部總線只能與該裝置中的某些邏輯單元進行通訊。全局和局部乘積項信號由AND矩陣產(chǎn)生，該矩陣電路在結(jié)構(gòu)上與該總線集成在一起。也就是說，可編程AND矩陣電路以一組可編程...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學習研究技術(shù)思路。