技術編號：6410570
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及集成電路設計，具體是指一種基于PCI(PeripheralComponent Interconnection外設部件互連)總線的IP核仿真驗證平臺及其驗證方法。背景技術 一般軟IP核的驗證方法，是指在軟件環(huán)境下進行軟件仿真以驗證IP(Intellectual Property)核功能的正確性，然后寫入FPGA(Field ProgamableGate Array)器件中進行硬件電路的驗證，測試正確則IP核驗證完畢，測試存在問題則返回重新修改IP核...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
請注意，此類技術沒有源代碼，用于學習研究技術思路。