技術(shù)編號(hào)：6439718
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及片上系統(tǒng)，尤其涉及基于SystemVerilog斷言和任務(wù)的協(xié)同總線驗(yàn)證方法及系統(tǒng)。背景技術(shù)基于斷言的驗(yàn)證方法學(xué)是片上系統(tǒng)(SoC)功能驗(yàn)證的一個(gè)有效地方法，其主要優(yōu)點(diǎn)是提高了 SoC設(shè)計(jì)驗(yàn)證的可觀察性和可控制性。斷言可以比較容易地發(fā)現(xiàn)潛在電路設(shè)計(jì)的內(nèi)部錯(cuò)誤，為SoC設(shè)計(jì)驗(yàn)證提供了良好的可觀察性。傳統(tǒng)的驗(yàn)證方法是輸入激勵(lì)到待驗(yàn)證設(shè)計(jì)(DUV)，在輸出端口檢查信號(hào)的正確性。然而，激勵(lì)觸發(fā)的內(nèi)部錯(cuò)誤，有可能無法傳遞到輸出端口。這樣，就無法檢查出此錯(cuò)誤...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。