技術(shù)編號(hào)：6444627
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶(hù)請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明一般涉及集成電路設(shè)計(jì)，更具體地，涉及一種用于集成電路的多個(gè)時(shí)序模式合并的方法和系統(tǒng)。背景技術(shù)集成電路設(shè)計(jì)的流程的一個(gè)很重要的步驟就是時(shí)序分析(Timing Analysis),時(shí)序分析中，首先可以對(duì)于時(shí)鐘效應(yīng)的預(yù)計(jì)采用理想時(shí)鐘模型(Ideal Clock Model),進(jìn)行靜態(tài)時(shí)序分析，然后插入時(shí)鐘樹(shù)(Insert Clock Tree)，插入時(shí)鐘樹(shù)也稱(chēng)時(shí)鐘樹(shù)規(guī)劃?，F(xiàn)有的時(shí)鐘樹(shù)規(guī)劃過(guò)程可以手工完成，也可以由電子設(shè)計(jì)自動(dòng)化(EDA)工具來(lái)完成的，最流行...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類(lèi)技術(shù)沒(méi)有源代碼，用于學(xué)習(xí)研究技術(shù)思路。