技術(shù)編號：6510631
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明是關(guān)于，特別是關(guān)于利用合并存取方式向總線接口單元請求至少兩倍資料量，并將所接收的一部分或全部資料儲存在預(yù)先擷取緩沖器的。背景技術(shù) 一般的計(jì)算機(jī)架構(gòu)包含有處理器核心(Processor Core)、L1指令快取單元(L1 I-cache)、L1資料快取單元(L1 D-cache)、預(yù)先擷取快取單元(Pre-fetch catch unit)、以及主存儲器(Main Memory)。處理器核心從L1指令快取單元讀取指令的優(yōu)先權(quán)及速度高于從預(yù)先擷取快取單元...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。