技術(shù)編號：6516689
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明提供一種FPGA芯片間的IO信道調(diào)試方法，包括以下步驟主控FPGA芯片和從控FPGA芯片分別向?qū)Ψ桨l(fā)送用于進行信號采樣訓練的第一訓練序列；主控FPGA芯片完成信號采樣訓練之后，向從控FPGA芯片發(fā)送第二訓練序列；接收到第二訓練序列的從控FPGA芯片在完成信號采樣訓練之后，也向主控FPGA芯片發(fā)送第二訓練序列，同時進入正常通信模式；接收到第二訓練序列的主控FPGA芯片也進入正常通信模式。通過使用主從控制單元和兩種訓練序列，將動態(tài)相位調(diào)整方法應用到兩端都...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學習研究技術(shù)思路。