技術(shù)編號:6535198
提示:您尚未登錄,請點(diǎn) 登 陸 后下載,如果您還沒有賬戶請點(diǎn) 注 冊 ,登陸完成后,請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及利用浮點(diǎn)架構(gòu)的定點(diǎn)除法電路。提供一種用于將兩個二進(jìn)制數(shù)相除的系統(tǒng)、方法和計算機(jī)程序產(chǎn)品。除法器使用浮點(diǎn)歸一化架構(gòu)來實施定點(diǎn)除法函數(shù)以產(chǎn)生最接近的初始商近似值。除法器通過將每個數(shù)縮放必需的二倍而將輸入被除數(shù)和除數(shù)歸一化到范圍[0.5,1.0)。向除法器核心提交歸一化的輸入,所述除法器核心可以被優(yōu)化用于將此類有限的范圍的輸入相除。然后,將除法器核心輸出重新縮放適當(dāng)?shù)亩?、適當(dāng)?shù)貛Х枺⑶壹虞d到飽和寄存器中以便以各種格式輸出。除法器核心以遞減的有效值...
注意:該技術(shù)已申請專利,請尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識儲備,不適合論文引用。
請注意,此類技術(shù)沒有源代碼,用于學(xué)習(xí)研究技術(shù)思路。