技術(shù)編號(hào):6556881
提示:您尚未登錄,請(qǐng)點(diǎn) 登 陸 后下載,如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ,登陸完成后,請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明一般地涉及多處理器系統(tǒng),并且更具體地,涉及重試取消機(jī)制以提高系統(tǒng)性能。背景技術(shù) 在多處理器系統(tǒng)中有三個(gè)主要組件處理單元及其高速緩存、輸入/輸出(I/O)設(shè)備及其直接存儲(chǔ)器訪問(wèn)引擎(DMA)以及分布式系統(tǒng)存儲(chǔ)器。處理單元執(zhí)行指令。IO設(shè)備使用DMA引擎處理到/來(lái)自存儲(chǔ)器的數(shù)據(jù)的物理傳輸。處理單元通過(guò)從指令流發(fā)出命令來(lái)控制IO設(shè)備。分布式系統(tǒng)存儲(chǔ)器存儲(chǔ)數(shù)據(jù)。隨著處理單元的數(shù)量和系統(tǒng)存儲(chǔ)器大小的增加,該處理器系統(tǒng)可能需要被包含在單獨(dú)的芯片或節(jié)點(diǎn)上。所述單獨(dú)...
注意:該技術(shù)已申請(qǐng)專利,請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識(shí)儲(chǔ)備,不適合論文引用。
請(qǐng)注意,此類(lèi)技術(shù)沒(méi)有源代碼,用于學(xué)習(xí)研究技術(shù)思路。