技術(shù)編號(hào)：6556929
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種用于從存儲(chǔ)器模塊讀出的數(shù)據(jù)脈沖串的數(shù)據(jù)位反相的電路單元，尤其是涉及DDR-SDRAM(雙數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)。背景技術(shù) 圖1示出了根據(jù)現(xiàn)有技術(shù)的計(jì)算機(jī)系統(tǒng)，其中存儲(chǔ)芯片和控制器芯片經(jīng)由共用的數(shù)據(jù)總線交換數(shù)據(jù)。在存儲(chǔ)器存取和/或較快的存儲(chǔ)器模塊的實(shí)例的情況下，計(jì)算機(jī)處理器和/或控制器的增長(zhǎng)速度需要相對(duì)較高的速度。存儲(chǔ)器模塊和處理器經(jīng)由時(shí)鐘信號(hào)CLK來鐘控。已開發(fā)了存取速率連續(xù)增長(zhǎng)的多代的RAM存儲(chǔ)器。已連續(xù)縮短了其中從存儲(chǔ)器單元陣列...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。