技術(shù)編號：6562123
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及多內(nèi)核處理領(lǐng)域，特別是一種實(shí)現(xiàn)自適應(yīng)調(diào)度的多內(nèi)核處理器及處理方法。背景技術(shù) 隨著芯片技術(shù)和網(wǎng)絡(luò)技術(shù)的發(fā)展，集成于一個芯片的多內(nèi)核處理器技術(shù)日漸成熟并逐步應(yīng)用到工業(yè)、家庭的數(shù)據(jù)處理領(lǐng)域，比如，英特爾(Intel)公司推出了雙核的處理器Core 2 Duo，Raza微電子公司(RMI)推出了集成于同一芯片的、具有8個無內(nèi)部互鎖流水級的微處理器(Microprocessorwithout interlocked piped stages，簡稱MIPS)...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。